一种控制电路制造技术

本实用新型专利技术公开了一种控制电路，包括第一芯片、第二芯片、第一电阻、第二电阻、第三电阻和静电保护电路；第一芯片包括第一时钟脚、第一数据脚和热插拔引脚；第二芯片包括第二时钟脚、第二数据脚和待机信号脚；第一时钟脚与第二时钟脚连接；第一数据脚与第二数据脚连接；热插拔引脚与第一数据脚连接；待机信号脚与第二时钟脚连接；第一电阻连接在热插拔引脚与所述第一数据脚之间；第二电阻连接在待机信号脚与所述第二时钟脚之间；第三电阻连接在第一数据脚与信号地之间；静电保护电路分别与第一时钟脚、第一数据脚连接。本实用新型专利技术技术方案能节省芯片的引脚资源，优化设备的内部空间。

【技术实现步骤摘要】

本技术涉及电子电路
，尤其涉及一种控制电路。
技术介绍
高清晰度多媒体接口(HighDefinit1n Multimedia Interface，简称HDMI)是一种数字化视频/音频接口技术，是适合影像传输的专用型数字化接口，其可同时传送音频和影像信号，最高数据传输速度为2.25GB/S。随着科技的发展，越来越多的设备采用HDMI缆线进行连接，实现DDC(Direct Digital control，简称DDC)双向通讯，设备之间相互传递过渡调制差分信号和控制信号。在建立通讯前，从机设备需要对主机设备进行识别侦测，因此需要占用从机设备的一个输入或输出引脚作为侦测引脚，侦测主机设备发送的侦测电平。侦测引脚将相应的电平数据传递给从机设备进行识别，识别成功后才进行DDC通讯。故现有技术方案占用了芯片的引脚资源和从机设备的内部空间，造成资源浪费。
技术实现思路
本技术所要解决的技术问题是，提供一种控制电路，能节省芯片的引脚资源，优化设备的内部空间。为解决以上技术问题，本技术实施例提供一种控制电路，包括第一芯片、第二芯片、第一电阻、第二电阻、第三电阻和静电保护电路；所述第一芯片包括第一时钟脚、第一数据脚和热插拔引脚；所述第二芯片包括第二时钟脚、第二数据脚和待机信号脚；其中，所述第一时钟脚与所述第二时钟脚连接；所述第一数据脚与所述第二数据脚连接；所述热插拔引脚与所述第一数据脚连接；所述待机信号脚与所述第二时钟脚连接；所述第一电阻连接在所述热插拔引脚与所述第一数据脚之间；所述第二电阻连接在所述待机信号脚与所述第二时钟脚之间；所述第三电阻连接在所述第一数据脚与信号地之间；所述静电保护电路分别与所述第一时钟脚、第一数据脚连接。进一步的，所述静电保护电路包括:第一电容、第二电容、第一二极管和第二二极管；所述静电保护电路分别与所述第一时钟脚、第一数据脚连接，具体为:所述第一电容连接在所述第一时钟脚和信号地之间；所述第二电容连接在所述第一数据脚和信号地之间；所述第一二极管连接在所述第一时钟脚和信号地之间；所述第二二极管连接在所述第一数据脚和信号地之间。进一步的，所述控制电路还包括:第四电阻；所述第四电阻连接在所述第一时钟脚和第二时钟脚之间。进一步的，所述控制电路还包括:第五电阻；所述第五电阻连接在所述第一数据脚和第二数据脚之间。可见，本技术实施例提供的控制电路，在第一芯片的第一数据脚处接入第一电阻和第一芯片的热插拔引脚，在第一芯片的第一时钟脚处接入第二电阻和第二芯片的待机信号脚。当第一芯片与第二芯片通过HDMI缆线连接后，热插拔引脚生成高电平，并通过第一电阻拉高第二数据脚的电平，第二芯片根据第二数据脚的电平变化进行识别判断。与此同时待机信号脚生成高电平，并通过第二电阻拉高第一时钟脚的电平，第一芯片根据第一时钟脚的电平变化进行识别判断。当第一芯片和第二芯片均识别成功时，第一芯片与第二芯片进行DDC通讯，传递控制信号。在通讯完成时，第三电阻将第二数据脚的电平进行快速放电，避免放电过慢导致第二芯片发生误判断。相比于现有技术通过占用一个输入或输出引脚进行识别判断，本控制电路能节省芯片的引脚资源，优化设备的内部空间。进一步的，本技术的控制电路还包括静电保护电路，通过电容和二极管对控制电路进行静电保护，进一步保障了本技术的稳定性和安全性。【附图说明】图1是本技术提供的控制电路的一种实施例的结构示意图。【具体实施方式】下面将结合本技术实施例中的附图，对本技术实施例中的技术方案进行清楚、完整地描述。参见图1，是本技术提供的控制电路的一种实施例的结构示意图。如图1所示，本控制电路包括第一芯片1、第二芯片2、第一电阻RH1、第二电阻RH2、第三电阻RH3和静电保护电路。其中，静电保护电路包括:第一电容CH8、第二电容CH9、第一二极管DH7和第二二极管DH6。在本实施例中，第一芯片I和第二芯片2可以但不限于安装在不同的终端中，通过HDMI缆线连接，从而实现HDMI通讯。该终端可以为带HDMI功能的电视，机顶盒等设备。第一芯片I包括第一时钟脚11、第一数据脚12和热插拔引脚13。热插拔引脚13用于在第一芯片I与第二芯片2通过HDMI缆线连接时，输出5V高电平，从而拉高第二数据脚22的电平。第二芯片2包括第二时钟脚21、第二数据脚22和待机信号脚23。待机信号脚23为第二芯片2待机时的信号输出引脚，用于输出5V待机信号，从而拉高第一时钟脚的电平。在本实施例中，如图1所示，第一时钟脚11与第二时钟脚21连接。第一数据脚12与第二数据脚22连接。热插拔引脚13与第一数据脚12连接。待机信号脚23与第二时钟脚21连接。在本实施例中，第一电阻RHl连接在热插拔引脚13与第一数据脚12之间。第一电阻RHl为上拉电阻，用于在接入HDMI缆线时，将第二数据脚22由低电平拉高为高电平。在本实施例中，第二电阻RH2连接在待机信号脚23与第二时钟脚22之间。第二电阻RH2为上拉电阻，用于在接入HDMI缆线时，将第一时钟脚11由低电平拉高为高电平。在本实施例中，第一芯片I与第二芯片2通过HDMI缆线进行连接时，使得第一时钟脚11与第二时钟脚21连接，第一数据脚12与第二数据脚22连接。这时，热插拔引脚13输出高电平，通过第一电阻RHl拉高第二数据脚22的电平，第二芯片2根据第二数据脚22的电平变化，进行识别判断，确定是否进行DDC通讯。与此同时，待机信号脚23输出高电平，通过第二电阻RH2拉高第一时钟脚11的电平，第一芯片I根据第一时钟脚的电平变化进行识别判断，确定是否进行DDC通讯。当两芯片均完成判断并确定进行可DDC通讯时，第一芯片I与第二芯片2开始DDC通讯，传递过渡调制差分信号和控制信号。在本实施例中，第三电阻RH3连接在第一数据脚12与信号地GND之间。第三电阻RH3用于在第一芯片与第二芯片完成DDC通讯时，对第二数据引脚22进行快速放电，避免因放电过慢导致第二芯片2发生误判断。在本实施例中，静电保护电路分别与第一时钟脚11、第一数据脚12连接，具体为:第一电容CH8连接在第一时钟脚11和信号地GND之间。第二电容CH9连接在第一数据脚12和信号地GND之间。第一二极管DH7连接在第一时钟脚11和信号地GND之间。第二二极管DH6连接在第一数据脚和信号地GND之间。在本实施例中，控制电路还包括:第四电阻RH19和第五电阻RH21。第四电阻RH19连接在第一时钟脚11和第二时钟脚21之间。第五电阻RH21连接在第一数据脚12和第二数据脚22之间。第四电阻RH19与第五电阻RH21均为分压电阻，在第一芯片I和第二芯片2进行通讯时进行分压。由上可见，本技术实施例提供的控制电路，在第一芯片I的第一数据脚12处接入第一电阻RHl和第一芯片I的热插拔引脚13，在第一芯片I的第一时钟脚11处接入第二电阻RH2和第二芯片2的待机信号脚23。当第一芯片I与第二芯片2通过HDMI缆线连接后，热插拔引脚13生成高电平，并通过第一电阻RHl拉高第二数据脚22的电平，第二芯片2根据第二数据脚22的电平变化进行识别判断。与此同时待机信号23脚生成高电平，并通过第二电阻RH2拉高第一时钟脚11的电平，第一芯片I根据第本文档来自技高网...

【技术保护点】
一种控制电路，其特征在于，包括第一芯片、第二芯片、第一电阻、第二电阻、第三电阻和静电保护电路；所述第一芯片包括第一时钟脚、第一数据脚和热插拔引脚；所述第二芯片包括第二时钟脚、第二数据脚和待机信号脚；其中，所述第一时钟脚与所述第二时钟脚连接；所述第一数据脚与所述第二数据脚连接；所述热插拔引脚与所述第一数据脚连接；所述待机信号脚与所述第二时钟脚连接；所述第一电阻连接在所述热插拔引脚与所述第一数据脚之间；所述第二电阻连接在所述待机信号脚与所述第二时钟脚之间；所述第三电阻连接在所述第一数据脚与信号地之间；所述静电保护电路分别与所述第一时钟脚、第一数据脚连接。

【技术特征摘要】

【专利技术属性】
技术研发人员：黄朝焕，刘威河，周海，潘军璋，陈荣坚，陈湘武，洪焕清，李定松，康厚均，张海明，
申请(专利权)人：广州视源电子科技股份有限公司，
类型：新型
国别省市：广东;44