应用于高频开关电源中的过零检测电路制造技术

本发明专利技术提供了一种应用于高频开关电源中的过零检测电路包括偏置部分、检测部分以及输出部分；其中所述偏置部分为过零检测电路的各个支路提供偏置电流；所述检测部分在开关管关断时，检测整流管漏极电压VX，当VX从负值上升到0V时，输出低电平，将整流管关断，防止反向电流的产生；输出部分用于调整输出波形和增大检测电路的驱动能力。本发明专利技术电路形式简单，需要的静态电流低且功耗低；过零检测的跳变点可以依据偏置电流的大小做出调整，使用范围广，既可用于低频开关电源中的过零检测，也可以用于高频开关电源。

【技术实现步骤摘要】
应用于高频开关电源中的过零检测电路
本专利技术涉及模拟集成电路设计领域中的电源管理模块，具体涉及一种应用于高频开关电源中的过零检测电路。
技术介绍
现在便携式电子产品越来越趋于小型化、智能化和高度集成化，而开关电源(DC-DC)要想实现高度集成化，必须提高开关频率以使电感电容等片外元件缩小到可以集成于片上的尺寸，目前已经发表的关于全集成DC-DC变换器的文献中，开关频率最低为50MHz，有的文献已经将开关频率提高到了几百MHz。而提高开关频率必然带来电路设计的复杂性，而且由于电感值非常小，所以电感上的电流纹波非常大，很容易进入DCM模式，产生反向电流，如果不能及时将整流管关断，即使只有几个纳秒的延迟也会导致产生接近100毫安的反相电流甚至更严重。传统的过零检测电路是采用比较器的结构，如附图2所示，将VX点的电压与0V电压相比，在过零点时将整流管关断，但是比较器存在传播延迟，而且传播延迟对于高频开关电源影响非常大，会导致非常大的反向电流，如附图3所示，而如果要将比较器的延迟减小，必然会带来很大的功耗，占据很大的面积。
技术实现思路
为解决上述技术问题，本专利技术提供了一种应用于高频开关电源中的过零检测电路，其特征在于，包括偏置部分、检测部分以及输出部分；其中所述偏置部分为过零检测电路的各个支路提供偏置电流；所述检测部分在开关管关断时，检测整流管漏极电压VX，当VX从负值上升到0V时，输出低电平，将整流管关断，防止反向电流的产生；输出部分用于调整输出波形和增大检测电路的驱动能力。较佳地，所述偏置部分包括第一PMOS管、第一NMOS管与第二NMOS管；所述第一PMOS管源极接电源，所述第一NMOS管栅极、第一NMOS管漏极、第二NMOS管栅极连接IBIAS端口，所述第一NMOS管源极、第二NMOS管源极分别接地，所述第一PMOS管漏极、第一PMOS管栅极、第二NMOS管漏极相连。较佳地，所述检测部分包括第二PMOS管、第三PMOS管、第四PMOS管、第五PMOS管、第三NMOS管、第四NMOS管、第五NMOS管、第六NMOS管；所述第二PMOS管漏极、第二PMOS管源极、第三PMOS管源极、第四PMOS管源极、第五PMOS管源极分别接电源，所述第二PMOS管栅极、第三PMOS管栅极、第四PMOS管栅极、第五PMOS管栅极分别与第一PMOS管栅极连接，第五PMOS管漏极与第六NMOS管漏极连接，所述第三PMOS管漏极、第三NMOS管漏极、第三NMOS管栅极、第四NMOS管栅极相连，所述第四PMOS管漏极、第四NMOS管漏极、第六NMOS管栅极相连，所述第三NMOS管源极、第六NMOS管源极分别接地，第四NMOS管源极与第五NMOS管漏极连接，第五NMOS管栅极接端口EN，第五NMOS管源极接端口VX。较佳地，所述输出部分包括串联的第一反相器与第二反相器，所述第五PMOS管漏极、第六NMOS管漏极分别与所述第一反相器的输入相连。较佳地，所述各PMOS管与NMOS管的衬底均接地。较佳地，所述第一PMOS管、第二PMOS管、第三PMOS管、第四PMOS管、第五PMOS管的沟道长度均为PMOS标准工艺下最小沟道长度的2.5～2.8倍，所述第一NMOS管、第二NMOS管的沟道长度均为NMOS标准工艺下最小沟道长度的5.5～5.6倍，所述第三NMOS管、第四NMOS管、第五NMOS管、第六NMOS管的沟道长度均为NMOS标准工艺下最小沟道长度。本专利技术具有以下有益效果：1、电路形式简单，需要的静态电流非常低，所以功耗非常低，而传统比较器形式的过零检测电路要达到相同的效果，必须提高偏置电流和MOS管的尺寸以提高比较器的响应速度，这样既增加功耗又增加成本；2、过零检测的跳变点可以依据偏置电流的大小做出调整，使得本专利技术的使用范围很广，既可用于低频开关电源中的过零检测，也可以用于高频开关电源；用于高频开关电源时，可以根据需要将跳变点提前，抵消电路传播延迟带来的影响，防止反向电流的产生。当然，实施本专利技术的任一产品并不一定需要同时达到以上所述的所有优点。附图说明为了更清楚地说明本专利技术实施例的技术方案，下面将对实施例描述所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本专利技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。图1为本专利技术实施例提供的过零检测电路示意图；图2为传统过零检测电路的结构图；图3为传统过零检测电路的传播延迟以及反向电流。具体实施方式下面将结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本专利技术一部分实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其它实施例，都属于本专利技术保护的范围。如图1所示，一种应用于高频开关电源中的过零检测电路，其特征在于，包括偏置部分1、检测部分2以及输出部分3；其中所述偏置部分1为过零检测电路的各个支路提供偏置电流；所述检测部分2在开关管关断时，检测整流管漏极电压VX，当VX从负值上升到0V时，输出低电平，将整流管关断，防止反向电流的产生；输出部分3用于调整输出波形和增大检测电路的驱动能力。本实施例中偏置部分1包括第一PMOS管PM1、第一NMOS管NM1与第二NMOS管NM2；其中第一PMOS管PM1源极接电源，第一NMOS管NM1栅极、第一NMOS管NM1漏极、第二NMOS管NM2栅极连接IBIAS端口，第一NMOS管NM1源极、第二NMOS管NM2源极分别接地，第一PMOS管PM1漏极、第一PMOS管PM1栅极、第二NMOS管NM2漏极相连。检测部分2包括第二PMOS管PM2、第三PMOS管PM3、第四PMOS管PM4、第五PMOS管PM5、第三NMOS管NM3、第四NMOS管NM4、第五NMOS管NM5、第六NMOS管NM6；所述第二PMOS管PM2漏极、第二PMOS管PM2源极、第三PMOS管PM3源极、第四PMOS管PM4源极、第五PMOS管PM5源极分别接电源，第二PMOS管PM2栅极、第三PMOS管PM3栅极、第四PMOS管PM4栅极、第五PMOS管PM5栅极分别与第一PMOS管PM1栅极连接，第五PMOS管PM5漏极与第六NMOS管NM6漏极连接，第三PMOS管PM3漏极、第三NMOS管MN3漏极、第三NMOS管NM3栅极、第四NMOS管NM4栅极相连，第四PMOS管PM4漏极、第四NMOS管NM4漏极、第六NMOS管NM6栅极相连，第三NMOS管NM3源极、第六NMOS管NM6源极分别接地，第四NMOS管NM4源极与第五NMOS管NM5漏极连接，第五NMOS管NM5栅极接端口EN，第五NMOS管NM5源极接端口VX。输出部分3包括串联的第一反相器与第二反相器，第五PMOS管PM5漏极、第六NMOS管NM6漏极分别与所述第一反相器的输入相连。所述各PMOS管与NMOS管的衬底均接地。第一PMOS管PM1、第二PMOS管PM2、第三PMOS管PM3、第四PMOS管PM4、第五PMOS管PM5的沟道长度均为PMOS标准工艺下最小沟道长度的2.5～2.8倍，第一NMOS管NM1、第二NMOS管NM2的沟本文档来自技高网...

【技术保护点】
一种应用于高频开关电源中的过零检测电路，其特征在于，包括偏置部分、检测部分以及输出部分；其中所述偏置部分为过零检测电路的各个支路提供偏置电流；所述检测部分在开关管关断时，检测整流管漏极电压VX，当VX从负值上升到0V时，输出低电平，将整流管关断，防止反向电流的产生；输出部分用于调整输出波形和增大检测电路的驱动能力。

【技术特征摘要】
1.一种应用于高频开关电源中的过零检测电路，其特征在于，包括偏置部分、检测部分以及输出部分；其中所述偏置部分为过零检测电路的各个支路提供偏置电流；所述检测部分在开关管关断时，检测整流管漏极电压VX，当VX从负值上升到0V时，输出低电平，将整流管关断，防止反向电流的产生；输出部分用于调整输出波形和增大检测电路的驱动能力；所述偏置部分包括第一PMOS管、第一NMOS管与第二NMOS管；所述第一PMOS管源极接电源，所述第一NMOS管栅极、第一NMOS管漏极、第二NMOS管栅极连接IBIAS端口，所述第一NMOS管源极、第二NMOS管源极分别接地，所述第一PMOS管漏极、第一PMOS管栅极、第二NMOS管漏极相连；所述检测部分包括第二PMOS管、第三PMOS管、第四PMOS管、第五PMOS管、第三NMOS管、第四NMOS管、第五NMOS管、第六NMOS管；所述第二PMOS管漏极、第二PMOS管源极、第三PMOS管源极、第四PMOS管源极、第五PMOS管源极分别接电源，所述第二PMOS管栅极、第三PMOS管栅极、第四PMOS管栅极、第五PMOS管栅极分别与第一PMOS管栅极连接，第五PMOS管漏极与第六NMOS管漏极连接，所述...

【专利技术属性】
技术研发人员：张章，王星，宋明鑫，梅健平，谭烨，解光军，
申请(专利权)人：合肥工业大学，
类型：发明
国别省市：安徽;34