一种晶圆键合工艺制造技术

本发明专利技术公开一种晶圆键合工艺，包括：提供第一晶圆和第二晶圆；于所述第一晶圆的键合面上设置至少一个第一零点标记；于所述第二晶圆的键合面上设置至少一个第二零点标记；将所述第一晶圆键合至所述第二晶圆上；其中，所述第一零点标记与所述第二零点标记重叠。本发明专利技术通过在待键合的两个晶圆的键合面上均预先对应设计有零点标记，以使得在进行键合工艺之后上述的两个晶圆上设置的零点标记相互重叠，从而增大了键合晶圆中键合面的接触面积，提高了键合工艺的质量，进而在后续的研磨工艺中，有效降低了晶圆表面发生脱落的风险，进一步的提高器件的性能。

【技术实现步骤摘要】

本专利技术涉及半导体制造
，尤其涉及一种晶圆键合工艺。
技术介绍
制造半导体产品时，需要对晶圆的多层进行工艺处理，为保证半导体产品各层位置匹配，在各层进行工艺处理时，通常于晶圆上标记零点标记(Zero Mark)来确定工艺处理的位置；而随着半导体技术的不断发展，对晶圆的键合质量(bonding quality)的要求也越来越高，目前，由于晶圆的零点标记通常设计在各个待键合晶圆对应相同的位置，在键合工艺(bonding process)之后，往往会形成数量为键合之前各个待键合晶圆的零点标记数量之和的多个空洞(void)。如图1a-1c所示，提供一具有零点标记1121和1122的第一晶圆11，如图1a所示；提供一具有零点标记1221和1221的第一晶圆12，如图1b所示；将第一晶圆11键合至第二晶圆12上，形成的键合晶圆13中具有4个零点标记1121、1122、1221、1221，如图1c所示；由于零点标记大多是通过于晶圆上旋涂PR后经图案化工艺形成，因此会于键合晶圆13上形成4个空洞(void),从而减小了键合晶圆中两个键合面之间的接触面积,影响了键合工艺的质量，并在后续对键合后的晶圆进行研磨工艺(grinding process)时造成晶圆表面发生脱落的问题(peeling issue)。因此，如何更合理的设计晶圆的零点标记以便尽可能的减少晶圆键合形成的空洞数量成为本领域技术人员致力研究的方向。
技术实现思路
针对上述存在的问题，本专利技术公开一种晶圆键合工艺，以克服现有技术中由于晶圆的零点标记设计不合理，导致在键合工艺后零点标记形成较多的空洞的问题。为了实现上述目的，本专利技术采用如下技术方案:本专利技术记载了一种晶圆键合工艺，该工艺包括:提供第一晶圆和第二晶圆；于所述第一晶圆的键合面上设置至少一个第一零点标记；于所述第二晶圆的键合面上设置至少一个第二零点标记；将所述第一晶圆键合至所述第二晶圆上；其中，所述第一零点标记与所述第二零点标记重叠。上述的晶圆键合工艺，其中，所述第一零点标记和所述第二零点标记的形状、大小均相同。上述的晶圆键合工艺，其中，所述第一零点标记为设置于所述第一晶圆的键合面上的凹槽结构，所述第二零点标记为设置于所述第二晶圆的键合面的凹槽结构，且将所述第一晶圆键合至所述第二晶圆上后，所述第一零点标记与所述第二零点标记重叠形成密封的空洞。上述的晶圆键合工艺，其中，所述第一晶圆的键合面上设置的第一零点标记的个数和所述第二晶圆的键合面上设置的第二零点标记的个数相同。上述的晶圆键合工艺，其中，在将所述第一晶圆键合至所述第二晶圆上后，所述第一零点标记与所述第二零点标记--对应重叠。上述的晶圆键合工艺，其中，所述第一晶圆的键合面上设置的第一零点标记的个数和所述第二晶圆的键合面上设置的零点标记个数均为2个。上述的晶圆键合工艺，其中，所述第一零点标记位于所述第一晶圆的键合面的非器件区域中，所述第二零点标记位于所述第二晶圆的键合面的非器件区域中。上述的晶圆键合工艺，其中，所述第一零点标记位于所述第一晶圆的键合面的边缘处，所述第二晶圆上的零点标记位于所述第二晶圆的键合面的边缘处。上述的晶圆键合工艺，其中，所述第一晶圆和所述第二晶圆上均设置有一个对准标记，并以该对准标记为对准点将所述第一晶圆键合至所述第二晶圆上。上述的晶圆键合工艺，其中，所述第一晶圆为器件晶圆，所述第二晶圆为载片晶圆。上述专利技术具有如下优点或者有益效果:综上所述，由于本专利技术采用了上述技术方案，通过在待键合的两个晶圆的键合面上均预先对应设计有零点标记，以使得在进行键合工艺之后上述的两个晶圆上设置的零点标记相互重叠，从而增大了键合晶圆中键合面的接触面积，提高了键合工艺的质量，进而在后续的研磨工艺中，有效降低了晶圆表面发生脱落的风险，进一步的提高器件的性能。具体【附图说明】通过阅读参照以下附图对非限制性实施例所作的详细描述，本专利技术及其特征、夕卜形和优点将会变得更加明显。在全部附图中相同的标记指示相同的部分。并未可以按照比例绘制附图，重点在于示出本专利技术的主旨。图1a?Ic是本专利技术
技术介绍
中晶圆键合工艺的流程结构示意图；图2a?2c是本专利技术晶圆键合工艺实施例一的流程结构示意图；图3a?3c是本专利技术晶圆键合工艺实施例二的流程结构示意图。【具体实施方式】下面结合附图和具体的实施例对本专利技术作进一步的说明，但是不作为本专利技术的限定。实施例一:图2a?2c是本专利技术晶圆键合工艺实施例一的流程结构示意图；如图2a?2c所示:本实施例涉及一种晶圆键合工艺，包括如下步骤:首先，提供一具有对准标记213的第一晶圆21，该对准标记213为一位于第一晶圆21边缘处的缺口(notch)，且第一晶圆21的键合面分为器件区域211和非器件区域212，采用图案化工艺于第一晶圆21的键合面上的非器件区域212中形成第一零点标记(Zeromark)2121和第一零点标记2122，优选的，第一零点标记2121和第一零点标记2122均位于第一晶圆I的边缘处的非器件区域中，在非器件区域中形成的第一零点标记2121和第一零点标记2122不会影响器件的性能；另外，于晶圆上形成对准标记和零点标记的工艺均为本领域的公知常识，故在此不予赘述，如图2a所示的结构。为更直观的描述本专利技术的技术方案，本专利技术的实施例将各个晶圆均视作一个表盘，并设定晶圆的对准标记所在的位置为60’ clock，在本实施例中，第一零点标记2121和第一零点标记2122分别位于于第一晶圆21的10ο’ clock和4o’ clock位置。其次，提供一具有对准标记223的第二晶圆22，且第二晶圆22的正面分为器件区域221和非器件区域222，采用图案化工艺于第二晶圆22的键合面上的非器件区域222中形成第二零点标记2221和第二零点标记2222，优选的，第二零点标记2221和第二零点标记2222均位于第二晶圆22边缘处的非器件区域内，从而不会影响器件的性能；进一步优选的，第二晶圆的对准标记223为一位于第二晶圆22边缘处的缺口，且该对准标记223与第一晶圆21的对准标记213的形状、大小均相同，如图2b所示的结构。本实施例中，第二零点标记2221和第二零点标记2222分别设置于第二晶圆的8o’ clock 和 2o’ clock 位置。优选的，第二零点标记2222和第一零点标记2121形状、大小均相同，第二零点标记2221和第一零点标记2122形状、大小均相同；以便在后续键合的工艺后，第一零点标记和第_■零点标记可以对应的完全重置，从而进一步提闻键合质量。进一步优选的，所有的第二零点标记和所有的第一零点标记均为相同形状和大小的零点标记，以便在进一步提高键合质量的同时，简化晶圆形成零点标记的工艺流程。本实施例中，第一零点标记和第二零点标记均为同样大小的方块，第一零点标记2121、2122均于第一晶圆21的键合面上的方块形的凹槽结构，第二零点标记2221、2222均为于所述第二晶圆的键合面的凹槽结构。然后，以第一晶当前第1页1 2 本文档来自技高网...

【技术保护点】
一种晶圆键合工艺，其特征在于，该工艺包括：提供第一晶圆和第二晶圆；于所述第一晶圆的键合面上设置至少一个第一零点标记；于所述第二晶圆的键合面上设置至少一个第二零点标记；将所述第一晶圆键合至所述第二晶圆上；其中，所述第一零点标记与所述第二零点标记重叠。

【技术特征摘要】

【专利技术属性】
技术研发人员：赵月林，游宽结，华宇，陈福成，
申请(专利权)人：中芯国际集成电路制造上海有限公司，中芯国际集成电路制造北京有限公司，
类型：发明
国别省市：上海;31