碳纳米管三维鳍状场效应晶体管及其制备方法技术

本发明专利技术提供了一种碳纳米管三维鳍状场效应晶体管及其制备方法，该方法将碳纳米管平行阵列材料自组装在三维鳍状绝缘衬底表面，有效增加了单位器件宽度上碳纳米管的数目，从而显著增大了碳纳米管晶体管器件的驱动电流。与常规平面碳纳米管器件相比，碳纳米管三维鳍状场效应晶体管在驱动能力，性能均一性，以及集成度方面有显著优势。

【技术实现步骤摘要】

本专利技术属于场效应晶体管逻辑器件领域，涉及以碳纳米管为主体半导体材料的CMOS (Complementary Metal Oxide Semiconductor，互补金属氧化物半导体)集成电路中的场效应晶体管，具体涉及一种。
技术介绍
碳纳米管具有超高的载流子迀移率和较大饱和速度的优势，而且碳纳米管纳米级直径使得其在作为场效应晶体管导电通道时易被栅极调控，因此在场效应晶体管应用方面，碳纳米管器件比硅基有更强的驱动和抑制短沟道效应的能力，被认为是最有潜力替代硅的半导体材料。目前碳纳米管材料制备方面，常规的生长，沉积和自组装方法不能使碳纳米管达到足够高的密度(如远小于125根/μπι)，使得碳纳米管器件存在两方面问题:一是碳纳米管晶体管的单位器件宽度内的电流过小，导致碳纳米管器件的驱动能力不足，无法正常驱动后级电路；二是每个碳纳米管间电学性质差异较大，由于有限器件宽度内碳纳米管的数目较少，使得碳纳米管器件之间的均一性较差，无法设计大规模集成电路。故需要一种新的器件结构来增加晶体管的单位器件宽度上的碳纳米管数目。现有的平面式碳纳米管晶体管如图1所示，包括:绝缘衬底(101)、碳纳米管阵列(102)、栅介质层(103)、栅电极(104)、侧墙(105)、源电极(106)、漏电极(107)，其中栅电极(104)位于栅介质层(103)之上，侧墙(105)位于栅电极(104)和栅介质层(103)的两侧，形成保护结构。平面式碳纳米管晶体管的劣势是碳纳米管沿衬底表面的沉积密度决定了单位器件宽度内的平均碳纳米管数目。这样，即使按目前国际上本领域内的最先进碳纳米管组装工艺，当晶体管的宽度缩减到亚10nm范围时，单个器件的碳纳米管不超过10根，材料和其导致的器件的驱动能力和性能的均匀性受到很大挑战，所以平面式碳纳米管晶体管结构无法满足22纳米技术节点以下的要求。
技术实现思路
本专利技术的目的在于提供一种。通过将碳纳米管自组装工艺和硅基微电子Fin FET工艺相结合，使单位器件宽度内的碳纳米管数目远大于传统碳纳米管平面器件的值(平面器件碳纳米管密度上限为125根/ μ m)，从而使得碳纳米管场效应晶体管的驱动电流和器件间的均一性均得到提高。为了实现上述目的，本专利技术采用如下技术方案:一种碳纳米管三维鳍状场效应晶体管，包括:绝缘鳍状衬底(Fin结构衬底)、碳纳米管半导体层、栅结构、源电极和漏电极，所述栅结构包括栅电极、栅介质层和侧墙；所述碳纳米管半导体层位于绝缘鳍状衬底之外层；所述栅结构位于碳纳米管半导体层之上且位于源电极和漏电极之间；所述源电极和漏电极分别位于碳纳米管半导体层两端之上，在源电极与碳纳米管半导体层之间和漏电极与碳纳米管半导体层之间分别具有浸润界面层；所述栅介质层位于碳纳米管半导体层和栅电极之间，所述侧墙位于栅介质层、栅电极的两侧。所述的绝缘鳍状衬底的材料包括氧化硅，石英，玻璃，氧化铝等硬质绝缘材料，以及PET(聚对苯二甲酸乙二醇酯)，PEN(聚萘二甲酸乙二醇酯)，聚酰亚胺等耐高温柔性绝缘材料。所述的绝缘鳍状衬底通过在绝缘衬底上刻蚀出绝缘鳍状结构制备得到。所述绝缘鳍状结构的高度应大于相邻绝缘鳍状结构的间距，绝缘鳍状结构的典型高度为80nm，绝缘鳍状结构的典型宽度为20nm。所述的碳纳米管半导体层中的碳纳米管应具有定向性(5度以内)和高表面沉积密度(每微米表面宽度上10?200根)。所述的栅介质层的材料包括氧化硅，氧化铪，氧化锆，氧化钇，氧化钽，氧化镧，氧化镧铝，氮化硅，环氧树脂或聚甲基丙烯酸甲酯(PMMA)。所述的栅电极、源电极和漏电极的材料选自Pd，Pt，Ti，Cu，Al，Au，W，Sc，Y，导电金属硅化物，掺杂多晶硅，以及上述导电材料的叠层结构，或者采用高密度碳纳米管导电膜(透明电极)，厚度范围为20?10nm0所述侧墙采用的材料包括SiN3, 3102或其他低介电常数介质材料。所述的晶体管的工作方式为无掺杂式，晶体管的类型由源漏电极与半导体材料的接触势皇的单极性决定。对于 PMOS(positive channel Metal Oxide Semiconductor)，应使用高功函数金属Pd，Pt为源漏电极材料(典型功函数大于5eV);对于NMOS (N-Mental-Oxide-Semiconductor)，应使用低功函数金属Sc，Al，Y为源漏电极材料(典型功函数小于4eV)。上述碳纳米管三维鳍状场效应晶体管的制备方法，包括如下步骤:I)在绝缘衬底上制备出绝缘鳍状结构，作为绝缘鳍状衬底；2)在绝缘鳍状衬底上沉积碳纳米管半导体层；3)将沉积的碳纳米管半导体层图形化成彼此隔绝的有源区；4)在碳纳米管半导体层上沉积高k栅介质层；5)在高k栅介质层上沉积栅电极金属层，并用光刻和刻蚀工艺形成器件的栅电极和栅介质层；6)采用侧墙工艺在栅电极两侧形成侧墙保护结构；7)以栅结构作为自对准掩膜，沉积源电极、漏电极金属层，用光刻和刻蚀的工艺形成源电极和漏电极。上述制备方法中，所述步骤I)中用微电子制程中的Fin工艺在绝缘衬底上刻蚀出绝缘鳍状结构。优选的方法是先制备硅体Fin结构，之后将其高温热氧化成氧化硅Fin结构。上述制备方法中，所述步骤2)中在绝缘鳍状结构上沉积碳纳米管半导体层的方法不唯一，优选LB (Langmuir Blodgett)拉膜法或电泳法，要求碳纳米管的方向与绝缘鳍状结构的轴向偏差不大于5度，且密度通常不超过125根/ μπι。上述制备方法中，所述步骤4)中沉积高k栅介质层的方法选自原子层沉积，溅射并退火，溅射并热氧化，溶胶-凝胶法或旋涂并高温固化。上述制备方法中，所述步骤5)中沉积栅电极金属层和步骤7)中沉积源电极、漏电极金属层的方法选自电子束热蒸镀或溅射。本专利技术的优点和有益效果:(I)本专利技术提出的碳纳米管三维鳍状场效应晶体管能有效的增加单位器件宽度内的碳管数目，从而提高器件的驱动电流和器件的性能均一性。(2)碳纳米管器件作为一种准弹道晶体管，其性能受源漏接触长度影响巨大，通常高性能碳纳米管器件的接触长度一般不小于lOOnm，这样导致常规的平面式碳纳米管器件无法尺寸缩减(scaling down)到娃基现有的集成度，而对于碳纳米管三维鳍状场效应晶体管，在碳管沉积密度为125根/ y m的条件下，单Fin (Fin高为80nm)驱动电流约为硅基单Fin电流的三倍，则碳纳米管三维鳍状场效应晶体管(FinFET)可以实现单Fin驱动后级电路，从而在维持高性能的同时极大的缩减了器件尺寸，满足了 14nm节点集成度的要求。(3)本专利技术完全与集成电路制造业最先进的Fin刻蚀工艺相兼容，利于业界采用。(4)与现有的硅基FinFET工艺相比，现有的硅基FinFET是用硅Fin作为晶体管的沟道导电材料，而本专利技术中的碳纳米管三维鳍状场效应晶体管是将Fin结构仅作为绝缘衬底，用碳纳米管作为晶体管的沟道导电材料。同时，由于采用无掺杂工艺，本专利技术省掉硅基芯片制造中的多步离子注入和应变工艺步骤，降低了芯片制造成本。【附图说明】图1是现有的平面式碳纳米管场效应晶体管；(a)沟道中部的YZ截面；(b)ZX方向投影图，定义器件的电流方向为X轴，其中:101一绝缘衬底；102—碳纳米管阵列；103—栅介质层；104—栅电极本文档来自技高网...

【技术保护点】
一种碳纳米管三维鳍状场效应晶体管，包括：绝缘鳍状衬底、碳纳米管半导体层、栅结构、源电极和漏电极，所述栅结构包括栅电极、栅介质层和侧墙；所述碳纳米管半导体层位于绝缘鳍状衬底之外层；所述栅结构位于碳纳米管半导体层之上且位于源电极和漏电极之间；所述源电极和漏电极分别位于碳纳米管半导体层两端之上，在源电极与碳纳米管半导体层之间和漏电极与碳纳米管半导体层之间分别具有浸润界面层；所述栅介质层位于碳纳米管半导体层和栅电极之间，所述侧墙位于栅介质层、栅电极的两侧。

【技术特征摘要】

【专利技术属性】
技术研发人员：邱晨光，张盼盼，张志勇，彭练矛，
申请(专利权)人：北京大学，
类型：发明
国别省市：北京;11