本发明专利技术涉及一种阵列基板制作方法、阵列基板以及显示装置，上述方法包括：在基底上形成栅极；在所述栅极上形成栅绝缘层；在所述栅绝缘层中形成第一过孔；在所述栅绝缘层上形成有源层，以使所述有源层通过所述第一过孔电连接至所述栅极。连接至栅极，可以减少有源层和栅极之间的堆积电荷，进而避免在两者之间发生静电释放。
【技术实现步骤摘要】
本专利技术涉及显示
，具体而言，涉及一种阵列基板制作方法、一种阵列基板和一种显示装置。
技术介绍
现有技术在制作薄膜晶体管(TFT)时，由于工艺原因，在形成栅极和形成有源层时容易产生静电，从而在栅极和有源层中产生堆积电荷，两者之间的堆积电荷容易发生静电释放(即ESD)，会对薄膜晶体管的性能造成影响。
技术实现思路
本专利技术所要解决的技术问题是，如何在制作薄膜晶体管时避免静电释放。为此目的，本专利技术提出了一种阵列基板制作方法，包括:在基底上形成栅极；在所述栅极上形成栅绝缘层；在所述栅绝缘层中形成第一过孔；在所述栅绝缘层上形成有源层，以使所述有源层通过所述第一过孔电连接至所述栅极。优选地，还包括:对所述有源层进行蚀刻，以去除所述第一过孔对应的有源层。优选地，还包括:对所述有源层进行蚀刻，以将所述第一过孔对应的有源层与源极和漏极对应的有源层绝缘。优选地，在对所述有源层进行蚀刻之前还包括:在所述有源层之上形成钝化层，则对所述有源层进行蚀刻包括:蚀刻所述钝化层和所述有源层，将所述第一过孔对应的有源层与源极和漏极对应的有源层绝缘。优选地，在所述栅绝缘层中形成第一过孔时，在所述栅绝缘层中形成第二过孔，在所述栅绝缘层上形成有源层时，使所述有源层通过所述第二过孔电连接至所述栅极，则对所述有源层进行蚀刻还包括:蚀刻所述钝化层和所述有源层，将所述第二过孔对应的有源层与源极和漏极对应的有源层绝缘，其中，所述第一过孔和所述第二过孔以所述源极和漏极对应的有源层的等分线为对称轴。本专利技术还提出了一种阵列基板，包括:基底；栅极，设置在所述基底之上；栅绝缘层，设置在所述栅极之上，其中，在所述栅绝缘层中设置有第一过孔；第一有源层，设置在所述栅绝缘层之上；第二有源层，与所述第一有源层位于同一层，且与所述第一有源层绝缘，通过所述第一过孔电连接至所述栅极；源极和漏极，设置在所述第一有源层之上。优选地，还包括:钝化层，设置在所述第一有源层之上，所述源极和漏极通过所述钝化层中的过孔与所述第一有源层电连接，其中，在所述钝化层中设置有第三过孔，与所述第一有源层和所述第二有源层之间的区域相对应。优选地，还包括: 第三有源层，与所述第一有源层位于同一层，且与所述第一有源层绝缘，其中，在所述栅绝缘层还设置有第二过孔，所述第一过孔和所述第二过孔以所述第一有源层的等分线为对称轴，所述第三有源层通过所述第二过孔电连接至所述栅极。优选地，在所述钝化层中还设置有第四过孔，与所述第一有源层和所述第三有源层之间的区域相对应。本专利技术还提出了一种显示装置，包括上述阵列基板。根据上述技术方案，通过在制作薄膜晶体管的过程中将有源层电连接至栅极，可以减少有源层和栅极之间的堆积电荷，进而避免在两者之间发生静电释放。【附图说明】通过参考附图会更加清楚的理解本专利技术的特征和优点，附图是示意性的而不应理解为对本专利技术进行任何限制，在附图中:图1示出了根据本专利技术一个实施例的阵列基板制作方法的示意流程图；图2至图9示出了根据本专利技术一个实施例的阵列基板制作方法的具体示意流程图。附图标号说明:1-基底；2-栅极；3_栅绝缘层；4_有源层；41_第一有源层；42_第二有源层；43-第二有源层；5_源极；6_漏极；7_纯化层。【具体实施方式】为了能够更清楚地理解本专利技术的上述目的、特征和优点，下面结合附图和【具体实施方式】对本专利技术进行进一步的详细描述。需要说明的是，在不冲突的情况下，本申请的实施例及实施例中的特征可以相互组合。在下面的描述中阐述了很多具体细节以便于充分理解本专利技术，但是，本专利技术还可以采用其他不同于在此描述的其他方式来实施，因此，本专利技术的保护范围并不受下面公开的具体实施例的限制。如图1所示，根据本专利技术一个实施例的阵列基板制作方法包括:SI，在基底I上形成栅极2，如图2所示；S2，在栅极2上形成栅绝缘层3，如图3所示；S3，在栅绝缘层3中形成第一过孔，如图4所示；S4,在栅绝缘层3上形成有源层4，以使有源层4通过第一过孔电连接至栅极2，如图5所示。通过在制作薄膜晶体管的过程中将有源层4电连接至栅极2，当有源层4中的静电荷极性与栅极2中的静电荷极性相反时，可以使得有源层4中的静电荷与栅极2中的静电荷中和，从而减少有源层4和栅极2之间的堆积电荷，进而降低两者之间的静电释放；当有源层4中的静电荷极性与栅极2中的静电荷极性相同时，由于栅极2连接至栅线，因此有源层4和栅极2中的大部分电荷可以通过栅线导出，从而减少有源层4和栅极2之间的堆积电荷，进而避免在两者之间发生静电释放。如图6所示，优选地，还包括:对有源层4进行蚀刻，以去除第一过孔对应的有源层4。由于第一过孔对应的有源层4与栅极2电连接，而在薄膜晶体管工作过程中，栅极2的作用在于开启有源层4，进而使得有源层4导通源极5和漏极6。通过去除第一过孔对应的有源层4，可以使得其他区域的有源层4，例如源极5和漏极6对应的有源层4，与栅极2绝缘，从而保证在薄膜晶体管工作过程中栅极2能够正常控制有源层4的开启。在图6所示的结构上继续形成钝化层7和源极5、漏极6等结构得到的阵列基板如图7所示。优选地，还包括:S5，对有源层4进行蚀刻，以将第一过孔对应的有源层(即第二有源层42)，与源极5和漏极6对应的有源层(即第一有源层41)绝缘，如图8所示。通过将第一有源层41与第二有源层42绝缘(例如蚀刻掉第一有源层41和第二有源层42之间的有源层材料)，可以使得其他区域的有源层4与栅极2绝缘，从而保证在薄膜晶体管工作过程中栅极2能够正常控制有源层4的开启。本实施例相对于图7所示的结构无需对过孔区域进行蚀刻，工艺难度较低，易于控制。优选地，在对有源层4进行蚀刻之前还包括:在有源层4之上形成钝化层7，则对有源层4进行蚀刻包括:蚀刻钝化层7和有源层4，将第一过孔对应的有源层4与源极5和漏极6对应的有源层4绝缘。直接对有源层4进行蚀刻操作，需要在有源层4的表面上进行涂覆光刻胶等工艺，仍会导致有源层4上产生少量静电。本实施例在有源层4上形成钝化层7之后，再对钝化层7和有源层4 一起蚀刻，可以避免在有源层4的表面进行蚀刻工艺，从而避免再次在有源层4中产生静电，进一步避免了栅极2和有源层当前第1页1 2 本文档来自技高网...
【技术保护点】
一种阵列基板制作方法，其特征在于，包括：在基底上形成栅极；在所述栅极上形成栅绝缘层；在所述栅绝缘层中形成第一过孔；在所述栅绝缘层上形成有源层，以使所述有源层通过所述第一过孔电连接至所述栅极。
【技术特征摘要】
【专利技术属性】
技术研发人员：韩承佑，严允晟，郑皓亮，
申请(专利权)人：京东方科技集团股份有限公司，
类型：发明
国别省市：北京;11
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。