使用准循环构造和穿孔以实现高速率、高并行性和低差错本底的LDPC设计制造技术

公开了一种LDPC编码/解码的方法。编码器接收一组信息比特并使用包括一个或多个被穿孔节点的基LDPC码对这些信息比特执行经提升LDPC编码操作以产生码字。包括该一个或多个被穿孔节点的该基LDPC码在节点对之间不具有多重边，而不具有该一个或多个被穿孔节点的基LDPC码则在节点对之间具有多重边。因此，被穿孔节点被用来消除用于经提升LDPC码的基图中的多重边。该编码器随后将该码字中与基LDPC码的该一个或多个被穿孔基比特相对应的所有经提升比特穿孔。该一个或多个被穿孔基比特是分别与该基LDPC码的一个或多个被穿孔基节点相对应的那些基比特。对于一些实施例而言，该一个或多个被穿孔基节点对应于一个或多个度数为2的变量节点。LDPC解码器在迭代解码操作期间将这些被穿孔码字比特视为被擦除。

【技术实现步骤摘要】
【国外来华专利技术】使用准循环构造和穿孔以实现高速率、高并行性和低差错本底的LDPC设计
本公开的各实施例一般涉及通信和数据存储系统，尤其涉及使用LDPC码的通信和数据存储系统。
技术介绍
许多通信系统使用纠错码。具体而言，纠错码通过在数据流中引入冗余度来补偿这些系统中固有的信息传递不可靠性。低密度奇偶校验(LDPC)码是一种特定类型的纠错码，其使用迭代编码系统。LDPC码可由二部图(常常称为“Tanner图”)来表示，其中一组变量节点对应于码字的比特，并且一组校验节点对应于定义该码的一组奇偶校验约束。变量节点和校验节点在该图中若被边连接，则它们被认为是“邻居”。当且仅当对于每个校验节点，与所有相邻变量节点相关联的比特的模2总和为0(即，它们包括偶数个1)时，与变量节点序列具有一对一关联的比特序列是有效码字。例如，图1A示出表示示例性LDPC码的二部图100。二部图100包括连接至4个校验节点120(由正方形表示)的一组5个变量节点100(由圆形表示)。图100中的边将变量节点110连接至校验节点120。图1B示出二部图100的矩阵表示150。矩阵表示150包括奇偶校验矩阵H和码字向量x，其中x1-x5表示码字x的比特。更具体地，当且仅当Hx＝0时，码字向量x表示有效码字。图2图形化地解说了对图1A的图作出三个副本的效果，例如，如在共同拥有的美国专利7,552,097中描述的。三个副本可通过置换这些副本间的相似边来被互连。如果置换被限为循环置换，则结果所得的图对应于具有提升Z＝3的准循环LDPC。从其作出三个副本的原始图在本文中被称为基图。所接收到的LDPC码字可被解码以产生原始码字的经重构版本。在不存在差错的情况下或者在可校正差错的情形中，解码可被用来恢复已被编码的原始数据单元。LDPC解码器通常通过以下操作来工作：沿着各边在二部图100内交换消息，以及通过基于传入消息在各节点处执行计算来更新这些消息。例如，图100中的每个变量节点110可初始地被提供以“软比特”(例如，表示码字的收到比特)，其指示如由从通信信道所作的观察所确定的相关联比特的值的估计。使用这些软比特，LDPC解码器可通过从存储器迭代地读取消息或其部分并将经更新消息或其部分写回存储器来更新消息。更新操作通常基于对应LDPC码的奇偶校验约束。在用于经提升LDPC码的实现中，在相似边上的消息常常被并行处理。针对高速应用设计的LDPC码往往使用具有较大提升因子和相对较小的基图的准循环构造以支持编码和解码操作中的高并行性。具有较高码率(例如，消息长度K与码字长度N的比率)的LDPC码趋向于具有相对较少的奇偶校验。如果基奇偶校验的数目小于变量节点的度数(例如，连接至变量节点的边数)，则在基图中，该变量节点由两条或更多条边(例如，该变量节点可具有“双重边”)连接到其中至少一个基奇偶校验。使所基于的变量节点和基校验节点由两条或更多条边连接对于并行硬件实现目的而言通常是不期望的。例如，此类双重边可导致对相同存储器位置的多次并发读和写操作，这进而可产生数据一致性问题。并行消息更新的流水线化可受到双重边存在的不利影响。
技术实现思路
提供本概述以便以简化形式介绍将在以下的详细描述中进一步描述的一些概念。本概述并非旨在标识出要求保护的主题内容的关键特征或必要特征，亦非旨在限定要求保护的主题内容的范围。公开了可辅助低密度奇偶校验(LDPC)码字的编码和/或解码的设备和操作方法。注意到，向基图设计中添加被穿孔变量节点(也称为状态变量节点)可有效地将该图中校验数目增加1而不改变该码的速率参数(k和n)。对于一些实施例而言，编码器可接收一组信息比特并对这些信息比特执行LDPC编码操作以产生码字。设备随后可基于被用于LDPC编码操作的经提升LDPC码来将与一个或多个基变量节点相对应的一组经提升码字比特穿孔，其中被穿孔的比特分别对应于基LDPC图的一个或多个被穿孔基变量节点。应理解，该码的图形化描述中的被穿孔的变量节点可通过对经提升奇偶校验矩阵进行操作的校验节点合并过程来从该描述中被消除。因此，该一个或多个被穿孔基节点中的至少一个被理解为消除经提升LDPC码的基图的节点对之间的多重边——当消除被穿孔变量节点结果产生多重边时。对于一些实施例而言，所述一个或多个被穿孔节点可包括具有等于LDPC码的校验节点的数目或比该数目小1的度数的变量节点。例如，至少一个被穿孔的节点可以是该LDPC码的最高度数变量节点。在此类实施例中，往往期望该节点的高度数以用于增强该码的性能。例如，穿孔允许有更高的变量节点度数，而同时又避免基图中的双重边。图中存在被穿孔的变量节点有效地增加了原本将在相同大小和速率的码的基图中存在的校验节点的数目。对于其他实施例而言，至少一个被穿孔的节点可以是度数为2的变量节点，其被用来分裂原本由两条或更多条边连接到该LDPC码的一变量节点的校验节点。被穿孔的度数为2的节点可通过加上其所连接到的2个奇偶校验来从描述中被消除。该至少一个被穿孔的度数为2的基变量节点由此可被用来消除基LDPC图中的双重边。类似地，高度数的被穿孔节点可通过对诸约束节点进行求和以有效地将该变量节点的度数减小到1的消除过程来从奇偶校验矩阵表示中被消除。度数为1的被穿孔节点可连同其相邻校验节点一起从图中被消除而无需改动该码。此类消除过程有可能向此表示中引入双重边或多重边，这对于解码的并行实现而言是不期望的。通过从基LDPC图中消除或减少双重(或多重)边，本公开的各实施例可降低并行执行LDPC解码操作的硬件的复杂度，藉此提高实现经提升LDPC码的LDPC解码器的处理效率。这进一步简化了存储器中执行的读和/或写操作，并且确保读和写操作不是脱序执行的。通过允许较大的变量节点度数而同时又避免双重边，本公开的各实施例还可改进LDPC编码系统的纠错性能。附图说明本专利技术各实施例是作为示例来解说的，且不旨在受附图中各图的限定，其中：图1A-1B示出了示例性LDPC码的图形和矩阵表示；图2图形化地解说了对图1A的图作出三个副本的效果；图3示出根据一些实施例的通信系统；图4是根据一些实施例的通信设备的框图；图5是根据一些实施例的描绘LDPC编码操作的解说性流程图；图6是根据一些实施例的描绘LDPC解码操作的解说性流程图；图7示出与具有码率r＝27/30的LDPC码相关联的示例性奇偶校验矩阵；图8示出与具有码率r＝13/15的LDPC码相关联的示例性奇偶校验矩阵；图9示出与具有码率r＝21/28的LDPC码相关联的示例性奇偶校验矩阵；以及图10是根据一些实施例的通信设备的框图。具体实施方式在以下描述中，阐述了众多具体细节(诸如具体组件、电路、和过程的示例)，以提供对本公开的透彻理解。如本文所使用的，术语“耦合”意指直接连接到、或通过一个或多个居间组件或电路来连接。而且，在以下描述中并且出于解释目的，阐述了具体的命名以提供对本公开各实施例的透彻理解。然而，对于本领域技术人员将明显的是，可以不需要这些具体细节就能实践本专利技术各实施例。在其他实例中，以框图形式示出公知的电路和设备以避免混淆本公开。本文所描述的各种总线上所提供的任何信号可以与其他信号进行时间复用并且在一条或多条共用总线上提供。另外，各电路元件或软件块之间的互连可被示为总线或本文档来自技高网...

【技术保护点】
一种数据编码的方法，所述方法包括：接收一组信息比特；对该组信息比特执行经提升低密度奇偶校验(LDPC)编码操作以产生码字；以及对所述码字中与用于所述LDPC编码操作的基LDPC码的一个或多个被穿孔基比特相对应的所有经提升比特进行穿孔，其中：所述一个或多个被穿孔基比特是分别与所述基LDPC码的一个或多个被穿孔基节点相对应的那些基比特；并且所述基LDPC码不具有多重边。

【技术特征摘要】
【国外来华专利技术】2013.02.13 US 61/764,476;2014.02.13 US 14/179,871;1.一种数据编码的方法，所述方法包括：接收一组信息比特；对该组信息比特执行经提升低密度奇偶校验(LDPC)编码操作以产生码字；以及对所述码字中与用于所述LDPC编码操作的基LDPC码的一个或多个被穿孔基比特相对应的所有经提升比特进行穿孔，其中：所述一个或多个被穿孔基比特是分别与所述基LDPC码的一个或多个被穿孔基节点相对应的那些基比特；并且所述基LDPC码在节点对之间不具有多重边,其中所述一个或多个被穿孔基节点中的至少一个对应于所述基LDPC码的最高度数变量节点。2.如权利要求1所述的方法，其特征在于，所述一个或多个被穿孔基节点对应于具有等于所述基LDPC码的校验节点的数目或比所述数目小1的度数的一个或多个变量节点。3.如权利要求1所述的方法，其特征在于，所述一个或多个被穿孔基节点对应于一个或多个度数为2的变量节点。4.如权利要求3所述的方法，其特征在于，所述一个或多个被穿孔基节点分裂各自连接到一其他变量节点的一个或多个相应校验节点，并且其中每一个所述其他变量节点由边来连接到对应的被分裂的校验节点的这两个元素。5.如权利要求3所述的方法，其特征在于，所述一个或多个被穿孔基节点消除所述基LDPC码中的双重边。6.如权利要求1所述的方法，其特征在于，准循环提升被应用于所述基LDPC码，并且其中所述准循环提升中的边簇的置换是循环置换。7.一种数据解码的方法，所述方法包括：接收LDPC码字；标识所述LDPC码字中与基LDPC码的一个或多个被穿孔基比特相对应的所有经提升比特，其中：所述一个或多个被穿孔基比特是分别与所述基LDPC码的一个或多个被穿孔基节点相对应的那些基比特；并且所述基LDPC码在节点对之间不具有多重边；以及对所接收到的码字执行LDPC解码操作以恢复一组信息比特，其中出于解码目的将所标识出的经提升比特视为被擦除，其中所述一个或多个被穿孔基节点中的至少一个对应于所述基LDPC码的最高度数变量节点。8.如权利要求7所述的方法，其特征在于，所述一个或多个被穿孔基节点对应于具有等于所述基LDPC码的校验节点的数目或比所述数目小1的度数的一个或多个变量节点。9.如权利要求7所述的方法，其特征在于，所述一个或多个被穿孔基节点对应于一个或多个度数为2的变量节点。10.如权利要求9所述的方法，其特征在于，所述一个或多个被穿孔基节点分裂各自连接到一其他变量节点的一个或多个相应校验节点，并且其中每一个所述其他变量节点由边来连接到对应的被分裂的校验节点的这两个元素。11.如权利要求9所述的方法，其特征在于，所述一个或多个被穿孔基节点消除所述基LDPC码中的双重边。12.如权利要求7所述的方法，其特征在于，准循环提升被应用于所述基LDPC码，并且其中所述准循环提升中的边簇的置换是循环置换。13.一种包含程序指令的计算机可读存储介质，所述程序指令在由通信设备内提供的处理器执行时使所述设备：接收一组信息比特；对该组信息比特执行经提升LDPC编码操作以产生码字；以及对所述码字中与用于所述LDPC编码操作的基LDPC码的一个或多个被穿孔基比特相对应的所有经提升比特进行穿孔，其中：所述一个或多个被穿孔基比特是分别与所述基LDPC码的一个或多个被穿孔基节点相对应的那些基比特；并且所述基LDPC码在节点对之间不具有多重边，其中所述一个或多个被穿孔基节点中的至少一个对应于所述基LDPC码的最高度数变量节点。14.如权利要求13所述的计算机可读存储介质，其特征在于，所述一个或多个被穿孔基节点对应于具有等于所述基LDPC码的校验节点的数目或比所述数目小1的度数的一个或多个变量节点。15.如权利要求13所述的计算机可读存储介质，其特征在于，所述一个或多个被穿孔基节点对应于一个或多个度数为2的变量节点。16.如权利要求15所述的计算机可读存储介质，其特征在于，所述一个或多个被穿孔基节点分裂各自连接到一其他变量节点的一个或多个相应校验节点，并且其中每一个所述其他变量节点由边来连接到对应的被分裂的校验节点的这两个元素。17.如权利要求15所述的计算机可读存储介质，其特征在于，所述一个或多个被穿孔基节点消除所述基LDPC码中的双重边。18.如权利要求13所述的计算机可读存储介质，其特征在于，准循环提升被应用于所述基LDPC码，并且其中所述准循环提升中的边簇的置换是循环置换。19.一种包含程序指令的计算机可读存储介质，所述程序指令在由通信设备内提供的处理器执行时使所述设备：接收LDPC码字；标识所述LDPC码字中与基LDPC码的一个或多个被穿孔基比特相对应的所有经提升比特，其中：所述一个或多个被穿孔基比特是分别与所述基LDPC码的一个或多个被穿孔基节点相对应的那些基比特；并且所述基LDPC码在节点对之间不具有多重边；以及对所接收到的码字执行LDPC解码操作以恢复一组信息比特，其中出于解码目的...

【专利技术属性】
技术研发人员：T·J·理查德森，
申请(专利权)人：高通股份有限公司，
类型：发明
国别省市：美国;US