MOS晶体管的制作方法技术

一种MOS晶体管的制作方法，包括：提供衬底，在所述衬底上形成至少两个分立的栅极，在所述栅极周围形成第一侧墙；在相邻两个所述第一侧墙之间的衬底中形成凹槽；在所述凹槽内形成第一半导体材料；在所述凹槽内形成第一半导体材料后，在所述第一侧墙的周围形成第二侧墙；以所述第二侧墙为掩膜，对第一半导体材料进行离子注入，形成源极和漏极。采用本发明专利技术的方法形成的MOS晶体管性能高。

【技术实现步骤摘要】

本专利技术涉及半导体领域，尤其涉及MOS晶体管的制作方法。
技术介绍
现有半导体器件制作工艺中，由于应力可以改变硅材料的能隙和载流子迁移率，因此通过应力来提高MOS晶体管的性能成为越来越常用的手段。具体地，通过适当控制应力，可以提闻载流子(NM0S晶体管中的电子，PMOS晶体管中的空穴)迁移率，进而提闻驱动电流，以此极大地提高MOS晶体管的性能。对于PMOS晶体管而言，可以采用嵌入式硅锗技术(Embedded SiGe Technology)以在晶体管的沟道区域产生压应力，进而提高载流子迁移率。所谓嵌入式硅锗技术是指在半导体衬底的需要形成源极及漏极的区域中埋置硅锗材料，利用硅与硅锗(SiGe)之间的晶格失配对沟道区域产生压应力。图1至图4是现有的嵌入式硅锗技术PMOS晶体管的制作方法的剖面结构示意图，具体如下，参考图1，提供半导体衬底10，在所述半导体衬底10上形成至少两个栅极结构11，所示栅极结构11包括形成在衬底10上的栅介质层111及形成在栅介质层111上的栅电极112。在栅极结构11的周围形成侧墙12。参考图2，以侧墙12为掩膜，刻蚀半导体衬底10，采用各向同性的干法刻蚀的方法在两个侧墙12之间的衬底上形成碗状凹槽13。参考图3，湿法腐蚀碗状凹槽13形成sigma形凹槽14。参考图4，形成sigma形凹槽14之后，在sigma形凹槽14内填充满娃锗材料15。接着,对娃锗材料15进行离子注入形成源极和漏极。但是，利用现有技术形成的PMOS晶体管的性能不好。
技术实现思路
本专利技术解决的问题是利用现有技术形成的PMOS晶体管的性能不好。为解决上述问题，本专利技术提供一种MOS晶体管的制作方法，包括:提供衬底，在所述衬底上形成至少两个分立的栅极，在所述栅极周围形成第一侧m ;在相邻两个所述第一侧墙之间的衬底中形成凹槽；在所述凹槽内形成第一半导体材料；在所述凹槽内形成第一半导体材料后，在所述第一侧墙的周围形成第二侧墙；以所述第二侧墙为掩膜，对第一半导体材料进行离子注入，形成源极和漏极。可选的，所述凹槽为sigma形凹槽，所述离子注入的离子为硼离子。可选的，在相邻两个所述第一侧墙之间的衬底中形成凹槽的步骤包括:采用各向同性干法刻蚀相邻两个所述第一侧墙之间的衬底，形成碗状凹槽；采用湿法腐蚀碗状凹槽，形成sigma形凹槽。可选的，所述第一半导体材料的顶面与所述衬底顶面相平。可选的，所述第一半导体材料为硅锗。可选的，在所述第一侧墙的周围形成第二侧墙的方法之后，还包括下列步骤:在所述第一半导体材料上形成第二半导体材料层或第三半导体材料层。可选的，所述第二半导体材料与第一半导体材料为相同材料。可选的，在所述第一半导体材料上形成第二半导体材料层，所述第二半导体材料层上还形成第三半导体材料层。可选的，所述第三半导体材料层的材料为硅。可选的，所述第一侧墙与第二侧墙的材料相同。与现有技术相比，本专利技术的技术方案具有以下优点:在栅极结构的周围先形成第一侧墙，第一侧墙的厚度小于第一侧墙与后续形成的第二侧墙的厚度和。其中，本专利技术技术方案中的第一侧墙与第二侧墙的厚度和等于现有技术中的侧墙厚度。因此，相邻的两个第一侧墙之间的距离要比相邻的两个第二侧墙之间的距离大，也就是说，相邻的两个第一侧墙之间的距离要比现有技术中相邻的两个侧墙之间的距离大。由第一侧墙定义的凹槽的横向宽度大于现有技术中的sigma形凹槽的横向宽度。这样，在离沟道最近的凹槽侧壁部分与衬底表面的垂直距离和现有技术相同的情况下，本技术方案可以使离沟道最近的凹槽侧壁部分与栅极结构之间的水平距离减小很多。因此，在凹槽内形成的第一半导体材料层能够对栅极结构下的沟道施加最大应力，并且施加最大应力的程度远比现有技术大，从而可以提高后续形成的MOS晶体管的载流子迁移率，进行提高后续形成的MOS晶体管的性能。【附图说明】图1至图4是现有的嵌入式硅锗技术PMOS晶体管的制作方法的剖面结构示意图；图5至图10是本专利技术具体实施例中的MOS晶体管的制作方法的剖面结构示意图。【具体实施方式】经过发现和研究，利用现有技术形成的PMOS晶体管的性能不好的原因如下:参考图2，采用各向异性干法刻蚀的方法在相邻两个侧墙12之间的衬底上形成碗状凹槽13。接着，参考图3，对碗状凹槽13进行湿法腐蚀，形成sigma形凹槽14。形成的sigma形凹槽14的尖端141与栅极结构11下方的沟道之间的水平距离W太大，使得sigma形凹槽14内形成的硅锗对PMOS晶体管产生的最大应力加不到栅极结构11下方的沟道上，因此，sigma形凹槽14内形成的硅锗对PMOS晶体管产生的应力不够，从而不利于提高PMOS晶体管的载流子迁移率，进而影响PMOS晶体管的性能。为了解决上述技术问题，可以采用各向同性干法刻蚀的方法来增加碗状凹槽13的横向宽度，从而减小sigma形凹槽14的尖端141与栅极结构11下方的沟道之间的水平距离W，进而提高后续形成的PMOS晶体管的性能。但是效果不好，原因如下:形成碗状凹槽13的过程中，各向同性干法刻蚀在水平方向和垂直方向都会对衬底10进行刻蚀。因此，增加碗状凹槽13的横向宽度的同时，碗状凹槽13的纵向宽度也增加了。也就是说，为了减小sigma形凹槽14的尖端141与栅极结构11下方的沟道之间的水平距离W，sigma形凹槽的尖端141与衬底表面间的垂直距离H也会增加，这样，同样会使sigma形凹槽14内形成的硅锗产生的最大应力无法加至栅极结构11下方的沟道上。因此，该硅锗对后续形成的PMOS晶体管产生的应力也不够，进而会影响PMOS晶体管的性能。为了更好的解决上述技术问题，本专利技术提供了一种MOS晶体管的制作方法，采用本专利技术的方法能够提高MOS晶体管的性能。为使本专利技术的上述目的、特征和优点能够更为明显易懂，下面结合附图对本专利技术的具体实施例做详细的说明。首先，参考图5，提供衬底20，在所述衬底20上形成至少两个分立的栅极结构21，所述栅极结构21包括栅介质层211和位于栅介质层211之上的栅极212，在所述栅极结构21周围形成第一侧墙22。所述半导体衬底20的材料可以是单晶娃(monocrystalline)衬底,也可以是绝缘体上娃(silicon on insulator)衬底。当然,它也可以是本领域技术人员所熟知的其它衬底材料。在衬底20上形成有栅介质层211，栅介质层211的材料为氧化硅。在栅介质层211上形成有栅极212，栅极212的材料为多晶硅。形成栅极结构21的方法具体为:在衬底20上沉积一层栅介质材料层(未图示)、在栅介质材料层上沉积栅极材料层(未图示)，在栅极材料层上形成图形化的掩膜层(未图示)，掩膜层的材料可以为光刻胶或是氮化硅、氮氧化硅、氮化硼、氮化钛、氮化钽等硬掩膜材料，也可以为光刻胶在上、硬掩膜材料在下的组合掩膜层，组合掩膜层可以提供更好的形貌控制。以所述图形化的掩膜层为掩膜刻蚀栅极材料层及栅介质材料层，形成栅介质层211和栅极212。形成栅极结构21后，在栅极结构21的周围形成第一侧墙22。本实施例中，第一侧墙22的材料为氮化硅。具体制作方法如下:采用化学气相沉积(CVD)的方法在栅极结构21的侧壁、图形化的掩膜层的顶部和衬底20的顶面形成第一侧墙材料层。接着，采用回本文档来自技高网...

【技术保护点】
一种MOS晶体管的制作方法，其特征在于，包括：提供衬底，在所述衬底上形成至少两个分立的栅极，在所述栅极周围形成第一侧墙；在相邻两个所述第一侧墙之间的衬底中形成凹槽；在所述凹槽内形成第一半导体材料；在所述凹槽内形成第一半导体材料后，在所述第一侧墙的周围形成第二侧墙；以所述第二侧墙为掩膜，对第一半导体材料进行离子注入，形成源极和漏极。

【技术特征摘要】

【专利技术属性】
技术研发人员：刘佳磊，
申请(专利权)人：中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：上海;31