SOC芯片晶振电路的备份方法及装置制造方法及图纸

本发明专利技术提供一种SOC芯片晶振电路的备份方法，在芯片裸片上设置第一晶振电路、第二晶振电路，在芯片裸片和芯片封装基板上设置测试电路；在芯片裸片生产出来后的裸片测试阶段，通过该测试电路分别对所述第一晶振电路、第二晶振电路进行晶振电路测试，测试结果将芯片裸片分为第一晶振电路和第二晶振电路均能工作、仅第二晶振电路能工作、第一晶振电路和第二晶振电路均不能工作三类裸片，然后做相应处理。本发明专利技术在新晶振电路可以正常工作时使用新晶振电路,在新晶振电路不能正常工作时又可以方便的通过封装修改直接使用成熟的晶振电路,这样就同时解决了既想要新电路的高性能,又可以避免设计新电路带来的风险的问题。

【技术实现步骤摘要】
【专利说明】
本专利技术涉及一种SOC芯片的设计和封装，特别是涉及一种SOC芯片晶振电路的备份方法及装置。【
技术介绍
】时钟是数字芯片的心脏，而晶体振荡器是整个芯片时钟的源头，决定了整个芯片的时钟质量.使用新工艺下更高质量的晶体振荡电路是芯片的趋势.但是同时由于新电路设计有巨大的风险，一旦晶体振荡器不能工作或者是工作不稳定将使得整个芯片无法工作和量产，为了平衡新工艺新设计的高质量晶振电路和新设计的晶振电路给整个芯片带来的巨大风险，本专利技术提出了一种同时使用新晶振电路和成熟晶振电路的设计方法，在新电路可以正常工作时使用新电路，在新电路不能正常工作时又可以方便的通过封装修改直接使用成熟的晶振电路，这样就同时解决了既想要新电路的高性能，又可以避免设计新电路带来的风险的问题。【
技术实现思路
】本专利技术要解决的技术问题，在于提供一种SOC芯片晶振电路的备份方法及装置，在新晶振电路可以正常工作时使用新晶振电路，在新晶振电路不能正常工作时又可以方便的通过封装修改直接使用成熟的晶振电路，这样就同时解决了既想要新电路的高性能，又可以避免设计新电路带来的风险的问题。本专利技术的SOC芯片晶振电路的备份方法是这样实现的:一种SOC芯片晶振电路的备份方法，在芯片裸片上设置第一晶振电路、第二晶振电路，在芯片裸片和芯片封装基板上设置测试电路；所述第一晶振电路、第二晶振电路分别连接该测试电路；在芯片裸片生产出来后的裸片测试阶段，通过该测试电路分别对所述第一晶振电路、第二晶振电路进行晶振电路测试，测试结果将芯片裸片分为第一晶振电路和第二晶振电路均能工作、仅第二晶振电路能工作、第一晶振电路和第二晶振电路均不能工作三类裸片，然后做相应处理。进一步的，所述测试电路包括设置在芯片裸片上的MTCMOS开关、晶振选择控制器、晶体通路选择器、晶振通路选择器、PLL锁相环、选择晶振可连线压焊点和上拉电路，以及设置在芯片封装基板上的可选择基板接地单元；所述第一晶振电路、第二晶振电路分别连接MTCMOS开关、晶体通路选择器以及晶振通路选择器；所述可选择基板接地单元、选择晶振可连线压焊点、晶振选择控制器以及MTCMOS开关依次连接；所述上拉电路连接选择晶振可连线压焊点，所述晶振选择控制器还分别连接所述晶振通路选择器和晶体通路选择器，所述晶振通路选择器还连接PLL锁相环，所述晶振通路选择器还作为测试观测端，所述晶体通路选择器还作为连接外部震荡源的石英晶体输入端。进一步的，所述晶振电路测试的测试过程如下:(I)首先，将所述选择晶振可连线压焊点灌入高电平，在所述石英晶体输入端连接石英晶体，然后在测试观测端进行观测第一晶振电路能否正常工作，如果可以则分类为第一类裸片，如果不行则继续进行后续测试；(2)然后，对没有通过前面测试的裸片，将所述选择晶振可连线压焊点灌入低电平，石英晶体输入端连接石英晶体，然后在测试观测端进行观测第二晶振电路能否正常工作，如果可以则分类为第二类裸片，如果不行则归类为第三类裸片。进一步的，所述相应处理是，对测试分类的裸片进行封装，第一类裸片的所述选择晶振可连线压焊点不进行绑定封装而直接悬空，使用内部的上拉电路来选择第一晶振电路进行工作；第二类裸片由于第一晶振电路不能正常工作，需要将所述选择晶振可连线压焊点绑定到封装基板的可选择基板接地单元，使选择信号为低来选择第二晶振电路进行工作；第三类裸片由于没有晶振电路可以正常工作，不进行封装而作为废片处理。本专利技术的SOC芯片晶振电路的备份装置是这样实现的:一种SOC芯片晶振电路的备份装置，其特征在于:包括第一晶振电路、第二晶振电路以及测试电路；所述第一晶振电路和第二晶振电路设置在芯片裸片上，所述测试电路设置在芯片裸片和芯片封装基板上，所述第一晶振电路、第二晶振电路分别连接该测试电路；在芯片裸片生产出来后的裸片测试阶段，通过该测试电路分别对所述第一晶振电路、第二晶振电路进行晶振电路测试，测试结果将芯片裸片分为第一晶振电路和第二晶振电路均能工作、仅第二晶振电路能工作、第一晶振电路和第二晶振电路均不能工作三类裸片，然后做相应处理:进一步的，所述测试电路包括设置在芯片裸片上的MTCMOS开关、晶振选择控制器、晶体通路选择器、晶振通路选择器、PLL锁相环、选择晶振可连线压焊点和上拉电路，以及设置在芯片封装基板上的可选择基板接地单元；所述第一晶振电路、第二晶振电路分别连接MTCMOS开关、晶体通路选择器以及晶振通路选择器；所述可选择基板接地单元、选择晶振可连线压焊点、晶振选择控制器以及MTCMOS开关依次连接；所述上拉电路连接选择晶振可连线压焊点，所述晶振选择控制器还分别连接所述晶振通路选择器和晶体通路选择器，所述晶振通路选择器还连接PLL锁相环，所述晶振通路选择器还作为测试观测端，所述晶体通路选择器还作为连接外部震荡源的石英晶体输入端。进一步的，所述晶振电路测试的测试过程如下:(I)首先，将所述选择晶振可连线压焊点灌入高电平，在所述石英晶体输入端连接石英晶体，然后在测试观测端进行观测第一晶振电路能否正常工作，如果可以则分类为第一类裸片，如果不行则继续进行后续测试；(2)然后，对没有通过前面测试的裸片，将所述选择晶振可连线压焊点灌入低电平，石英晶体输入端连接石英晶体，然后在测试观测端进行观测第二晶振电路能否正常工作，如果可以则分类为第二类裸片，如果不行则归类为第三类裸片。进一步的，所述相应处理是，对测试分类的裸片进行封装，第一类裸片的所述选择晶振可连线压焊点不进行绑定封装而直接悬空，使用内部的上拉电路来选择第一晶振电路进行工作；第二类裸片由于第一晶振电路不能正常工作，需要将所述选择晶振可连线压焊点绑定到封装基板的可选择基板接地单元，使选择信号为低来选择第二晶振电路进行工作；第三类裸片由于没有晶振电路可以正常工作，不进行封装而作为废片处理。本专利技术具有如下优点:1、同时包含两个晶振电路，第一晶振电路设为新设计晶振电路，第二晶振电路是成熟的晶振电路，在新设计晶振电路可以正常工作时使用新电路，在新晶振电路不能正常工作时又可以方便的通过封装修改直接使用成熟的晶振电路，这样就同时解决了既想要新晶振电路的高性能，又想避免设计新电路带来的风险的问题；2、通过设计一个专门的硅上压焊点，带一个上拉电路实现两个晶振电路的默认选择；然后在芯片封装基板上设计一个地信号的裸露金属片，放置在上述的专用晶振选择焊盘附近以方便绑定(bonding)金属线.这样就可以方便的通过在封装过程中是否直接从该晶振选择压焊点bonding(打线)到封装基板的GND(地端)来选择使用哪个晶振电路；3、芯片裸片测试晶振电路并分类的方法；4、当一个晶振电路被选择后，另一个晶振电路可以自动被关断电源和切断选择。【【附图说明】】下面参照附图结合实施例对本专利技术作进一步的说明。图1为本专利技术装置的结构示意图。【【具体实施方式】】如图1所示，本专利技术的SOC芯片晶振电路的备份装置是这样实现的:一种SOC芯片晶振电路的备份装置，包括第一晶振电路1、第二晶振电路2以及测试电路；所述第一晶振电路I和第二晶振电路2设置在芯片裸片A上，所述测试电路设置在芯片裸片A和芯片封装基板B上，所述第一晶振电路1、第二晶振电路2分别连接该测试电路；在芯片裸片A生产出来后的裸片测试阶段，本文档来自技高网...

【技术保护点】
一种SOC芯片晶振电路的备份方法，其特征在于：在芯片裸片上设置第一晶振电路、第二晶振电路，在芯片裸片和芯片封装基板上设置测试电路；所述第一晶振电路、第二晶振电路分别连接该测试电路；在芯片裸片生产出来后的裸片测试阶段，通过该测试电路分别对所述第一晶振电路、第二晶振电路进行晶振电路测试，测试结果将芯片裸片分为第一晶振电路和第二晶振电路均能工作、仅第二晶振电路能工作、第一晶振电路和第二晶振电路均不能工作三类裸片，然后做相应处理。

【技术特征摘要】

【专利技术属性】
技术研发人员：廖裕民，江显舟，顾家其，
申请(专利权)人：福州瑞芯微电子有限公司，
类型：发明
国别省市：福建;35