一种功耗可配置的振荡电路处理电路，包括低速振荡电路，所述低速振荡电路上设有2个以上的电流通路，每个所述电流通路的开闭均由逻辑电路控制配置，当测试时，逻辑电路控制所有电流通路都打开，低速振荡电路的功耗最大，其起振时间最快，当正常工作时，逻辑电路控制至少一个电流通路关闭来降低低速振荡电路的功耗。本发明专利技术通过将低速振荡电路的功耗设置成可配置的来实现测试时低速振荡电路的功耗最大，正常工作时降低低速振荡电路的功耗，使得测试时低速振荡电路的起振时间最快，通过缩短测试时间来降低系统的测试成本，同时可以根据对应的系统功耗的需求和系统工作的环境，选择关闭对应的通路来满足系统的应用要求。
【技术实现步骤摘要】
本专利技术涉及。
技术介绍
OTP (动态令牌产品)在客户使用之前要完成设计和生产测试。设计阶段需要满足动态令牌系统的低功耗要求。测试阶段则需要降低测试成本。动态令牌系统在生产的时候需要经过复杂的运行程序烧写流程和相关产品的性能测试等相关测试。测试流程中需要重复对令牌系统上电掉电，每次上电需要系统中的MCU芯片晶振起振稳定之后才能通过上位机发送对应的命令进行后续的测试。动态令牌系统的出货量很大，生产过程中需要经过复杂的测试环节，而现在人工和时间成本也在逐步提高，所以在电子产品的多步骤生产流程中，缩短各个生产环节的时间就是降低产品的成本，企业管控此环节除了依靠优化管理环节，同时也依赖电子产品的性能参数。例如:产品在测试过程中需要不断的上电，掉电操作，如果从上电到系统能够正常测试的时间能够缩短，即可以通过降低对应的测试时间来降低测试的成本。现有的OTP (动态令牌产品)产品是一种超低功耗的电池供电的密码器，系统内的通用MCU芯片负责处理系统的控制逻辑。MCU芯片包含下面几个模块:CPU(中央处理器)，时钟管理模块，复位管理模块，存储器单元，按键接口单元，段码屏显示单元，实时时钟单元，定时器等其他外设接口单元，如图1所示。动态令牌要求在电池供电的时候能运行5年时间。令牌工作主要分为两类工作模式:深度休眠模式和运行模式。令牌系统在深度休眠状态的时候，功耗小于0.Sua ;令牌系统在运行的时候，功耗小于10ua ;令牌系统深度休眠的时候消耗的功耗主要有32K晶振的振荡功耗，MCU芯片的唤醒逻辑消耗的功耗，处于深度休眠模块的漏电流消耗的功耗。现有的MCU芯片的供电系统和时钟系统如图2所示，在令牌系统进入深度休眠模式的时候，需要工作的电路:低速振荡电路、电压转换电路、逻辑电路中的唤醒逻辑(逻辑电路包含唤醒逻辑和其他工作电路逻辑)。电压转换电路和低速振荡电路是决定休眠模式下系统功耗的关键。电压转换电路需要电路本身漏电低同时高效的实现电压转换；低速振荡电路需要在满足工业标准的前提下实现低功耗振荡。低速振荡电路是频率为32K的振荡电路，因为令牌系统要求低功耗运行，32K振荡电路的功耗必须做到足够的低才能支撑整个令牌系统的低功耗运行。系统上电，32K振荡起来之后系统程序才能正常运行，所以32K振荡电路的起振快慢影响系统的上电之后的运行时间(从上电到程序能正常执行需要的时间令牌在用户使用之前，令牌生产商需要下载运行程序到芯片内部的非易失性存储空间并进行令牌系统的相关测试。动态令牌系统在生产测试的流程中经常需要重复对令牌系统上电掉电操作。每次芯片的重新上电需要32K振荡器振荡稳定之后才能执行相关的测试操作。图3是测试环节的基本操作流程图，发送复位命令之后要维持3秒即是要等待32K时钟稳定(32K时钟驱动能力越弱需要等待的时间越长)。每次系统上电之后，上位机发送给下位机的第一个命令，需要下位机通过软件控制使系统保持复位状态3秒之后下位机才发送解析的第一个测试命令给令牌系统，如图4所示。令牌系统深度休眠模式下要求功耗小于0.8ua，即要求MCU芯片提供低功耗的振荡电路，低功耗的振荡电路起振比较慢。整合此类MCU的令牌系统在生产过程中有测试环节，测试环节的节点需要对系统重新上电，每次重新上电对应的MCU的低功耗振荡电路的重新起振，因为低功耗振荡电路起振慢，所以每次重新上电之后上位机发送的第一个测试命令，解析到最终的令牌系统其实对应2个命令(真正的命令之前要加一段复位时间让低功耗振荡电路稳定之后令牌系统才能稳定运行)。2个命令中的对令牌系统的复位命令的时间长短直接影响最终的测试成本。
技术实现思路
本专利技术提供了一种降低测试成本的功耗可配置的振荡电路处理电路及方法。本专利技术采用的技术方案是: 一种功耗可配置的振荡电路处理电路，包括低速振荡电路，其特征在于:所述低速振荡电路上设有2个以上的电流通路，每个所述电流通路的开闭均由逻辑电路控制配置。本专利技术通过将低速振荡电路的功耗设置成可配置的来实现测试时低速振荡电路的功耗最大，正常工作时降低低速振荡电路的功耗，使得测试时低速振荡电路的起振时间最快，通过缩短测试时间来降低系统的测试成本，同时可以根据对应的系统功耗的需求和系统工作的环境，选择关闭对应的通路来满足系统的应用要求。上述功耗可配置的振荡电路处理电路的处理方法，其特征在于:当测试时，逻辑电路控制所有电流通路都打开，低速振荡电路的功耗最大，其起振时间最快，当正常工作时，逻辑电路控制至少一个电流通路关闭来降低低速振荡电路的功耗。本专利技术的有益效果:降低系统测试成本。【附图说明】图1是现有OTP的结构示意图。图2是现有OTP的电源系统与时钟逻辑的结构示意图。图3是现有OTP的测试流程图。图4是现有OTP的上位机发送命令后的时间示意图。图5是本专利技术的电源系统与时钟逻辑的结构示意图。图6是本专利技术的测试流程图。图7是本专利技术的上位机发送命令后的时间示意图。【具体实施方式】下面结合具体实施例来对本专利技术进行进一步说明，但并不将本专利技术局限于这些【具体实施方式】。本领域技术人员应该认识到，本专利技术涵盖了权利要求书范围内所可能包括的所有备选方案、改进方案和等效方案。参照图5，一种功耗可配置的振荡电路处理电路，包括低速振荡电路，其特征在于:所述低速振荡电路上设有2个以上的电流通路，每个所述电流通路的开闭均由逻辑电路控制配置。本专利技术通过将低速振荡电路的功耗设置成可配置的来实现测试时低速振荡电路的功耗最大，正常工作时降低低速振荡电路的功耗，使得测试时低速振荡电路的起振时间最快，通过缩短测试时间来降低系统的测试成本，同时可以根据对应的系统功耗的需求和系统工作的环境，选择关闭对应的通路来满足系统的应用要求。上述功耗可配置的振荡电路处理电路的处理方法，当测试时，逻辑电路控制所有电流通路都打开，低速振荡电路的功耗最大，其起振时间最快，当正常工作时，逻辑电路控制至少一个电流通路关闭来降低低速振荡电路的功耗。 本实施例逻辑电路存在一组寄存器CFG ，寄存器负责控制低速振荡电路的驱动能力，通过控制振荡电路的驱动能力来控制低速振荡电路的起振时间。低速振荡电路的配置信息为CFG，功耗配置分为5个档位，分别控制5个电流通路。默认情况下5个电流通路全部打开，消耗电流最大。寄存器CFG控制其中的四个通路的开关(其中通路5的电流一直处于开的状态)，这四个通路可以通过寄存器的配置来关闭电流达到降低功耗的作用。0配置信息的默认是0000，5个通路的电流全部打开，对应的32K PAD的消耗电流最大; 0配置信息的默认是0001，关闭通路1，消耗电流减少60na ； 0配置信息的默认是0010，关闭通路2，消耗电流减少10na ； 0配置信息的默认是0100，关闭通路3，消耗电流减少140na ； 0配置信息的默认是1000，关闭通路4，消耗电流减少200na ； 低速振荡电路的功耗越高，振荡电路起振时间越快；功耗越低，振荡电路起振时间越慢。时间的快慢影响到令牌系统测试时候的测试时间。测试时5个电流通路全部打开，消耗电流最大，此时振荡电路起振时间最快，缩短测试时间，降低系统的测试成本。开发人员可以根据对应的系统功耗的需求和系统工作的环境，选择关闭对应的通路来满足系统的应用要求。本文档来自技高网...
【技术保护点】
一种功耗可配置的振荡电路处理电路，包括低速振荡电路，其特征在于：所述低速振荡电路上设有2个以上的电流通路，每个所述电流通路的开闭均由逻辑电路控制配置。
【技术特征摘要】
【专利技术属性】
技术研发人员：夏军虎，何友军，
申请(专利权)人：杭州晟元芯片技术有限公司，
类型：发明
国别省市：浙江;33
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。