本申请涉及具有改进噪声性能的数字-模拟转换。实施方案涉及用于将数字音频信号转换为模拟音频信号的数字-模拟转换电路(300)，其包括可在多个DAC时钟速率下操作的数字-模拟转换器(104)。第一时钟控制器(301-1)基于关于音频信号幅度的指示控制DAC时钟速率。对于低幅度信号(其中噪声是显要的)可增加DAC时钟速率(CK1)，以减小DAC的带内热噪声。在较高幅度，当噪声较少能听到时，DAC时钟速率可减小以避免失真。通过数字电平检测器(302)或在一些情况下通过模拟电平检测器(303)可监测音频信号的幅度。DAC可是具有输入内插器(101)的过采样DAC。转换电路还可以包括字长减小模块(102)和动态误差匹配模块(103)，它们的时钟速率也可以基于信号变化。
【技术实现步骤摘要】
【国外来华专利技术】【专利说明】数字/模拟转换本申请涉及数字-模拟转换电路，且具体地涉及开关电容器DAC，尤其是过采样DAC0数字-模拟转换器(DAC)是已知的并且被用在多种应用中。一个具体的应用是在音频信号处理路径内。音频数据被越来越多地以数字格式存储和传输。数字音频数据信号随后可以在音频信号路径内被转换成等同或代表的模拟音频数据信号，用于驱动例如音频输出换能器，诸如扬声器(例如，头戴式耳机/耳机扬声器)，或被提供为模拟线路输出(line-out)信号。因此，DAC可以被安排在这样的音频信号路径中以将数字数据转换成合适的模拟格式，然后可以被放大以提供驱动/输出信号。对噪声性能的不断增加的要求意味着，在一些应用中针对音频信号的目标信噪比可以在90-120dB的范围内:即，背景噪声水平应在最大输出信号的水平以下90dB到120dBo原则上，15到20位DAC(例如，基于开关电容器的二进制加权阵列)可以提供足够的分辨率以将量化噪声减小到这些90-120dB信噪比水平，但是在实践中，可能需要更多的2到4位以允许对于与音频信号路径内的这些无源元件和任何有源电路系统相关联的热噪声的一些“噪声预算”。然而，提供这样的元件阵列的准确匹配代表一个重大挑战。为了缓解匹配阵列元件这一问题，已知的是，在DAC的上游将数字输入音频流重新编码成采样速率较高但分辨率较低的数据流。通常，将以44.lks/s(千个采样/秒)或48ks/s (或可能是这些标准速率的倍数)的采样速率f Jl码数字音乐音频信号。可以用比如说5位的分辨率将这样的数字音频信号重新编码成比如说64fs(即，大约3Ms/s)的采样速率。此重新编码的数字域音频数据流可以通过具有与该音频数据流相同或相似的采样速率和分辨率(即，64fJP5位)的DAC而被转换到模拟域中。这允许简单得多的且较低分辨率的无源元件阵列用于DAC，并且提供的优点是量化噪声可以散布在宽得多的频带上，并且还可以使用众所周知的技术将量化噪声频谱整形，使得实际上落在音频带内的噪声被减小到所要求的水平。图1例示一种已知类型的过采样DAC信号路径。以采样速率fs(比如说，48千个采样/秒)接收输入数字24位(24b)数据，例如读取自一些存储介质，诸如像固态存储器。通过内插在这些采样点之间的内插滤波器101接收此数字音频输入信号来提供所要求的额外数据采样，以用高得多的采样速率(比如说，64.fs)仍用24位(或可能稍微更宽以允许尽管滤波但是字长增加)提供数据流。然后通过字长减小模块102 (例如，三角积分调制器(delta-sigma modulator))接收来自该内插器的过采样的数字数据流来以64.fs提供比如说5位的字长减小的(WLR)数字数据流。其他已知的频谱噪声整形和字长减小技术可以被附加地或替代地应用于该过采样的数字数据流。在一些实施方案中，5位数据流可以被直接传递至合适的5位DAC104，该DAC 104转而输出对应的模拟输出音频信号。DAC 104通常将包括由输入信号编程的元件阵列，以生成所需要的模拟输出电压电平。图2示出包括两个阵列元件(电容器C2和C3)的已知开关电容器DAC 104的结构的部分的一个实施例。通常，C3的电容是关于C2的电容适当地加权的(例如，二进制加权的)，使得C3是C2的电容的两倍(C3 = 2.C2)。因此，为了清楚起见，图2仅例示一个简化的2位开关电容器DAC 104。然而，本领域技术人员将清楚的是，可以通过扩展该阵列中的适当地加权的电容器的数目来实施具有的分辨率大于2位的DAC。尽管未例示，由一个时钟以64.fs的频率驱动DAC 104。在每个时钟周期的第一半中，根据输入数据字的各个位，电容器C2和C3每个被充电到VP或VN0在每个时钟周期的第二半中，电容器C2和C3在反馈电容器Cf两端放电。在实践中，由于制造公差等，在电容器元件C2和C3之间可能存在某些失配或比率误差。为了减小由于这样的元件(C2，C3)失配导致的模拟输出信号的音频带中的任何误差，可以使用动态误差匹配(DEM)技术。为了利用DEM，额外的电容器被包括在具有加权的DAC电容器阵列中，使得电容器的不同组合可以被用于提供所需要的模拟输出电压。因此，例如在5位开关电容器DAC的情况下，不是仅具有五个二进制加权的电容器(其中加权为16:8:4:2:1)，而是在各种加权的每一个可以有多个电容器以能够提供所需要的组合。例如，在图1中示出的实施例中，可以存在十七个具有4:2:1加权的电容器，其中针对每个加权具有多个电容器。这允许待要与正被使用的电容器一起使用的电容器的多种不同组合对于每一个采样都变化，使得任何匹配误差将被均化。因此，可以通过动态误差匹配定序器103接收从三角积分调制器102输出的字长减小的5位(5b)数字音频数据信号，该动态误差匹配定序器103适当地调度阵列中的各个电容器中的每个电容器的使用，以使电容器之间的任何匹配误差均化。然后，DAC模拟输出信号可以被直接地(线路输出)或经由功率驱动器级(也即，放大器105)传递到模拟输出换能器。尽管未例示，该信号路径的模拟部分还可以包括其他模拟信号的混合和/或可变模拟增益的应用。因此，将理解的是，可以通过在阵列中采用附加的可选择的电容器来解决由开关电容器DAC中的电容器失配引起的误差。对于5位开关电容器DAC，使用十七个电容器可足以允许充分地解决失配。然而，将理解开关电容器DAC的分辨率越大，所需要的不同电容器的数量越大以允许充分误差匹配。这种不同电容器的数目的如此增加会变得非常大，并且在具有20位分辨率的开关电容器DAC上采用这样的DEM技术可能不切实际。因此，将数字输入音频数据记录成采样速率较快但分辨率较低的信号，允许使用利用DEM技术的切合实际的DAC。开关电容器DAC的电容器阵列中的电容器的充电和放电可以代表模拟输出信号中的另一个噪声分量，且因此这些“开关”电容器需要具有足够提供所需要的性能的尺寸。对这些开关电容器准确地充电和放电通常将需要在阵列中使用多个最小尺寸的MOS开关，并且将取决于开关电容器电路中使用的放大器的稳定特性(settling characteristics)。因此，在实践中，由于MOS开关和放大器特性，对可使用的最大过采样比率存在限制。如果开关电容器DAC直接驱动音频换能器，则尤其是这种情况。本专利技术的实施方案旨在提供具有改进的噪声性能的数字-模拟转换电路。因此，根据本专利技术提供了一种用于将数字音频信号转换为模拟音频信号的数字-模拟转换电路，包括:数字-模拟转换器，其能够在多个DAC时钟速率下操作；以及第一时钟控制器，其基于关于音频信号的幅度的指示来控制DAC时钟速率。第一时钟控制器优选地控制所述DAC时钟速率，使得音频信号的第一幅度导致第一 DAC时钟速率并且音频信号的更高的第二幅度导致更慢的第二 DAC时钟速率。该数字-模拟转换器可以包括多个阵列元件，所述阵列元件响应于输入信号而切换，以提供所需要的输出信号，其中所述多个阵列元件被配置成使得可以通过所述元件的多种组合实现给定的输出电平。动态误差匹配模块可以控制多个阵列元件的切换以将所述元件的传递特性中的任何误差均化。在一些情形下，误差匹配模块能够在多个DEM时钟速率下操作且第二时本文档来自技高网...
【技术保护点】
一种用于将数字音频信号转换为模拟音频信号的数字‑模拟转换电路，包括：数字‑模拟转换器，该数字‑模拟转换器能够在多个DAC时钟速率下操作；以及第一时钟控制器，该第一时钟控制器基于关于音频信号的幅度的指示来控制所述DAC时钟速率。
【技术特征摘要】
【国外来华专利技术】...
【专利技术属性】
技术研发人员：J·P·莱索，
申请(专利权)人：思睿逻辑国际半导体有限公司，
类型：发明
国别省市：英国;GB
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。