具有偏移通孔的集成电路封装制造技术

集成电路封装包括通孔，所述通孔中的每一个从与半导体芯片上的集成电路连通的衬垫延伸通过上覆于所述半导体芯片上的绝缘材料至面向衬底的附着面。每个通孔的接近所述附着面的部分横向偏离接近所述衬垫的所述部分，其在远离所述半导体芯片的中心的方向上从所述衬垫延伸。容纳在所述通孔中的金属材料使所述半导体芯片与所述衬底机械地并电气地互连。

【技术实现步骤摘要】
【国外来华专利技术】【专利说明】具有偏移通孔的集成电路封装相关申请的交叉引用本申请要求于2012年6月25日提交的美国非临时专利申请第13/532，126号的权益和优先权，所述专利申请的内容据此宛如在本文充分阐述般以引用的方式并入。
本专利技术一般涉及集成电路封装，且更特定而言，涉及具有用于容纳使晶片与衬底互连的焊料凸块的集成电路封装。专利技术背景晶片可由上覆有许多金属材料的交替层和夹层介电(ILD)材料的半导体芯片形成。晶片可进一步包括上覆于材料和ILD层的钝化材料，和一层或多层绝缘材料，诸如上覆于钝化材料的聚酰亚胺。通常，延伸通过绝缘材料层的焊料凸块或其它互连结构使晶片与衬底互连，所述衬底通常由有机材料形成。晶片和互连衬底通常被统称为集成电路封装。组成封装的每个不同材料具有不同的热膨胀(CTE)系数。例如，硅半导体芯片可具有约2.6X 10_6/°C的CTE ;聚酰亚胺可具有约35X 10_6/°C的CTE ;无铅焊料材料可具有在约20-30 X Kr6/°C的CTE范围内的CTE，以及有机衬底可具有约17X 1(T6/°C的CTE。在制造和使用期间，封装的温度会发生变化，造成不同的材料根据其各自CTE膨胀或收缩。CTE不匹配进而导致封装组件上由于差异膨胀的热机械应力。基于组件之间的CTE差，组件在受热时也倾向翘曲。这在组件彼此远离而翘曲时造成剥离应力。这些应力通常被称为芯片封装交互(CPI)应力。历史上，使晶片与衬底互连的焊料凸块至少部分地缓和CPI应力。焊料凸块通常由相对韧性的含铅合金组成，所述含铅合金能够响应于差异膨胀和翘曲而变形，因此吸收应力并倾向于使晶片和衬底相互隔离。然而，最近，已使用无铅材料替代含铅焊料材料。这些无铅材料倾向更硬，即，比含铅材料具有更低韧性。因此，无铅焊料凸块倾向于吸收更少的应力。在一些情况下，这可使得晶片从其余封装破裂或脱层。由性能需求做出必要的其它材料选择让该问题加重。特定而言，随着半导体芯片的特征尺寸减小，出于性能原因，有必要选择具有小于3(低K材料)或小于2.7(超低K(ULK)材料的介电常数⑷的ILD材料。与具有K > 3的介电材料相比，这种材料通常具有较低的抗剪强度和粘结强度以及对相邻晶片层的较差粘附性。因此，低K和ULKILD材料尤其容易造成机械故障，诸如破裂或脱层。因此，需要提供对热机械应力的改进保护的半导体封装设计。专利技术概述作为本专利技术的示例，集成电路封装形成有偏移通孔。集成电路封装的每个通孔从与半导体芯片上的集成电路连通的衬垫延伸通过上覆于半导体芯片的绝缘材料至面向衬底的附着面。在通孔中容纳的金属材料使半导体芯片与衬底机械地并电气地互连。每个通孔的接近附着面的部分横向偏离接近衬垫的部分，其在远离半导体芯片的中心的方向上从所述衬垫延伸。根据本专利技术的一个方面，公开一种集成电路封装，其包括:半导体芯片，其具有在其上形成的集成电路；至少一个衬垫，其与集成电路电连通；绝缘层，其上覆于半导体芯片，绝缘层具有用于将半导体芯片附接到衬底的附着面；至少一个通孔，其从附着面延伸通过绝缘层至衬垫，通孔包括接近衬垫的第一通孔开口和接近附着面的第二通孔开口，其中第二开口的中心在远离半导体芯片的中心的方向上横向偏离第一开口的中心；衬底；容纳在通孔中的金属材料，其使衬垫与衬底机械地并电气地互连，并将半导体芯片附接到衬底。根据本专利技术的另一方面，公开了一种制造包括半导体芯片的集成电路晶片的方法，所述半导体芯片具有在其上形成的集成电路和与集成电路电连通的衬垫。所述方法包括:形成上覆于半导体芯片的第一绝缘材料；形成从衬垫沿第一纵轴延伸通过第一绝缘材料的第一通孔；形成上覆于第一绝缘材料的第二绝缘层；以及形成与第一通孔连通的第二通孔，第二通孔沿第二纵轴延伸通过第二绝缘材料，第二纵轴在远离晶片的中心的方向上偏离第一纵轴。根据本专利技术的另一方面，公开了一种集成电路晶片，其包括:半导体芯片，其上具有集成电路；多个衬垫，其与集成电路电连通；绝缘层，其上覆于集成电路晶片，绝缘层具有用于将半导体芯片附接到衬底的附着面；多个通孔，所述通孔的每一个延伸通过绝缘层至用于容纳金属结构的衬垫中的对应一个以将集成电路与衬底互连；其中通孔的每一个具有接近半导体芯片的第一开口和接近附着面的第二开口，并且第二开口的中心比第一开口的中心距离集成电路的中心更远。根据本专利技术的另一方面，公开了一种集成电路封装，其包括:衬底和晶片。晶片包括半导体芯片、上覆于半导体芯片的绝缘层和通过绝缘层的多个通孔。集成电路进一步包括多个金属互连结构，互连结构中的每一个容纳在通孔的对应一个中，并且金属互连结构的每一个在第一端接合到晶片，而在第二端接合到衬底，其中第二端比第一端距离晶片的几何中心更远。根据本专利技术的又另一方面，提供了一种集成电路晶片，其包括:半导体芯片，其上具有集成电路；多个衬垫，其与集成电路电连通；绝缘层，其上覆于集成电路晶片，所述绝缘层具有用于将半导体芯片附接到衬底的附着面；布置成图案的多个第一通孔布置，多个第一通孔的每一个延伸通过绝缘层至用于容纳金属结构的衬垫中的对应一个以将集成电路与衬底互连；其中多个第一通孔中的每一个具有接近半导体芯片的第一开口和接近附着面的第二开口，并且第一开口的中心在朝向集成电路晶片的中心的方向上相对于第二开口的中心而横向偏移第一距离；多个第二通孔，其布置成与多个第一通孔的图案同心的图案，多个第二通孔的每一个延伸通过绝缘层至用于容纳金属结构的衬垫中的对应一个以将集成电路与衬底互连；其中多个第二通孔的每一个具有接近半导体芯片的第一开口和接近附着面的第二开口，并且第一开口的中心在朝向集成电路晶片的中心的方向上相对于第二开口的中心而横向偏移不同于第一距离的第二距离。根据本专利技术的又另一方面，提供了一种集成电路晶片，其包括:半导体芯片，其上具有集成电路；多个衬垫，其与集成电路电连通；绝缘层，其上覆于集成电路晶片，所述绝缘层具有用于将半导体芯片附接到衬底的附着面；多个通孔，所述通孔的每一个延伸通过绝缘层至用于容纳金属结构的衬垫中的对应一个以将集成电路与衬底互连；其中多个通孔至少布置成以集成电路的中心为中心的第一图案和与第一图案同心的第二图案，并且所述通孔的每一个具有接近半导体芯片的第一开口和附着面的第二开口，其中第一开口的中心在朝集成电路的中心的方向上横向偏离第二开口的中心，且其中在布置成第一图案的通孔中偏移第一距离，以及在布置成第二图案的通孔中偏移不同于第一距离的第二距离。附图简述在仅以举例的方式进行说明的附图中，本专利技术的实施方案为:图1是本专利技术的实施方案的半导体封装示例的横截面视图；图2是图1的沿线I1-1I截取的半导体封装的横截面视图；图3是在图2中描绘的横截面的简化示意图；图4是本专利技术的替代实施方案的半导体封装示例的横截面视图；图5A-5K是在不同的制造阶段的图1的半导体封装的子组件的部分横截面视图。【具体实施方式】图1描绘了半导体封装10，为本专利技术的实施方案的示例。半导体封装10通常包括通过一系列焊料凸块28而与衬底26互连的晶片12。晶片12包括半导体芯片11，其上具有集成电路(未示出)。晶片12以倒装芯片(flip-chip)附接到衬底26中。焊料凸块28从晶片12的附着面34延伸。晶片12通过这些凸块附接本文档来自技高网...

【技术保护点】
一种集成电路封装，其包括：半导体芯片，在其上形成集成电路；至少一个衬垫，其与所述集成电路电连通；绝缘层，其上覆于所述半导体芯片，所述绝缘层具有用于将所述半导体芯片附接到衬底的附着面；至少一个通孔，其从所述附着面延伸通过所述绝缘层至所述衬垫，所述通孔包括接近所述衬垫的第一通孔开口和接近所述附着面的第二通孔开口，其中所述第二开口的中心在远离所述半导体芯片的中心的方向上横向偏离所述第一开口的中心；衬底；容纳在所述通孔中的金属材料，其使所述衬垫与所述衬底机械地并电气地互连，并且将所述半导体芯片附接到所述衬底。

【技术特征摘要】
【国外来华专利技术】...

【专利技术属性】
技术研发人员：迈克尔·卓颖·苏，雷富，弗兰克·库彻梅斯特，
申请(专利权)人：超威半导体公司，
类型：发明
国别省市：美国;US