稳压器制造技术

本发明专利技术提供即便设定任意的输出电压也能确保输出电压的精度的稳压器。包括：输出晶体管，由背栅极接地的NMOS晶体管构成；误差放大电路，对将输出晶体管输出的输出电压分压后的分压电压与基准电压之差进行放大并输出，控制输出晶体管的栅极；恒压电路；以及晶体管，其栅极被输入恒压电路的电压，漏极与输出晶体管的栅极连接，源极与输出晶体管的源极连接。

【技术实现步骤摘要】

本专利技术涉及接受输入电压而产生恒定的输出电压Vout的稳压器，更具体涉及稳压器的输出电压精度。
技术介绍
一般稳压器接受电源电压VDD而在输出端子产生恒定的输出电压Vout。稳压器根据负载的变动而供给电流，使输出电压Vout常保持恒定。图4是现有的稳压器的电路图。现有的稳压器包括:基准电压电路103 ;误差放大器104 ；NM0S晶体管109 ;电阻105、106 ;电容301 ;电源端子101 ;接地端子100 ;以及输出端子102。当基准电压电路103的基准电压Vref大于以电阻105、106对输出端子102的输出电压Vout进行分压后的分压电压Vfb时，误差放大器104的输出变高，使NMOS晶体管109的导通电阻变低。而且，以使输出电压Vout上升、使分压电压Vfb和基准电压Vref相等的方式进行动作。当基准电压Vref小于分压电压Vfb时，误差放大器104的输出变低，使NMOS晶体管109的导通电阻变高。而且，以使输出电压Vout下降、使分压电压Vfb和基准电压Vref相等的方式进行动作。稳压器常保持分压电压Vfb和基准电压Vref相等，从而产生恒定的输出电压Vout(例如，参照专利文献I图5)。现有技术文献专利文献 专利文献1:日本特开平5 - 127763号公报。
技术实现思路
专利技术要解决的课题 然而，在现有的稳压器中，当NMOS晶体管109的基板电位接地时，通过基板效应修整电阻105、106的前后NMOS晶体管109的阈值电压会变化，存在不能确保输出电压Vout的精度的课题。本专利技术鉴于上述课题而完成，提供即便设定任意的输出电压也确保输出电压的精度的稳压器。用于解决课题的方案 为了解决现有技术的课题，本专利技术的稳压器采用如下结构。一种稳压器，包括:输出晶体管，由背栅极接地的NMOS晶体管构成；以及误差放大电路，对将所述输出晶体管输出的输出电压分压后的分压电压与基准电压之差进行放大并输出，控制所述输出晶体管的栅极，所述稳压器包括:恒压电路；以及晶体管，其栅极上被输入所述恒压电路的电压，漏极与所述输出晶体管的栅极连接，源极与所述输出晶体管的源极连接。专利技术效果 能够抑制在修整前后输出晶体管的阈值变化，即便设定为任意的输出电压也能确保输出电压的精度。【附图说明】图1是第一实施方式的稳压器的电路图； 图2是第二实施方式的稳压器的电路图； 图3是第三实施方式的稳压器的电路图； 图4是现有的稳压器电路的电路图。【具体实施方式】以下，参照附图，对本专利技术的稳压器进行说明。<第一实施方式> 图1是第一实施方式的稳压器的电路图。第一实施方式的稳压器包括:基准电压电路103 ;误差放大器104 ;NMOS晶体管109、113、114 ；PMOS晶体管107、108 ;电阻105、106、115 ;电容116 ;恒压电路130 ;电源端子101 ;接地端子100 ;输出端子102 ;以及输入端子120。由误差放大器104、NMOS晶体管113、PMOS晶体管107、108、电阻115和电容116构成2级结构的误差放大电路。另外，电阻115和电容116构成相位补偿电路。对第一实施方式的稳压器的连接进行说明。误差放大器104的同相输入端子与基准电压电路103的正极连接，反相输入端子与电阻105和106的连接点连接，输出端子与NMOS晶体管113的栅极连接。作为电流源，PMOS晶体管107的漏极与误差放大器104连接。基准电压电路103的负极与接地端子100连接，电阻106的另一个端子与接地端子100连接，电阻105的另一个端子与输出端子102连接。PMOS晶体管107的栅极与输入端子120连接，源极与电源端子101连接。NMOS晶体管113的漏极与电容116的一个端子连接，源极与接地端子100连接。电阻115的一个端子与电容116的另一个端子连接，另一个端子与误差放大器104的输出端子连接。PMOS晶体管108的栅极与输入端子120连接，漏极与NMOS晶体管113的漏极连接，源极与电源端子101连接。NMOS晶体管109的栅极与NMOS晶体管113的漏极连接，漏极与电源端子101连接，源极与输出端子102连接，背栅极与接地端子100连接。NMOS晶体管114的栅极与恒压电路130的正极连接，源极与输出端子102连接，漏极与NMOS晶体管109的栅极连接。恒压电路130的负极与接地端子100连接。接着，对第一实施方式的稳压器的动作进行说明。当电源电压VDD输入电源端子101时，稳压器从输出端子102输出输出电压Vout。电阻105和106对输出电压Vout进行分压，输出分压电压Vfb。误差放大器104比较基准电压电路103的基准电压Vref与分压电压Vfb，以使输出电压Vout恒定的方式经由NMOS晶体管113，控制作为输出晶体管而动作的NMOS晶体管109的栅极电压。输入端子120虽然未图示，但与偏置电路连接，经由PMOS晶体管107及PMOS晶体管108，使偏置电流在误差放大器104和NMOS晶体管113中流动。在将输出电压Vout设定为任意的值时，通过输入电源电压VDD后测定输出电压Vout并根据该输出电压Vout修整电阻105、106而调节电阻值，从而能够作出任意的输出电压Vout。在将输出电压Vout设定为较低的电压时，与修整前相比NMOS晶体管114的源极电压变低。而且，NMOS晶体管114因为栅极上被输入不依赖于输出电压Vout的恒压，所以使漏极电流增加，从而使NMOS晶体管109的栅极电压下降。由于NMOS晶体管109的背栅极接地，随着栅极电压的下降，NMOS晶体管109的阈值电压也下降，能够复原在修整前后变动的NMOS晶体管109的阈值。这样，能够抑制修整前后NMOS晶体管109的阈值的变化，因此能够确保输出电压Vout的精度。在将输出电压Vout设定为较高的电压时，与修整前相比NMOS晶体管114的源极电压也变高。而且，NMOS晶体管114因为栅极上被输入不依赖于输出电压Vout的恒压，所以使漏极电流减少，从而使匪OS晶体管109的栅极电压上升。由于NMOS晶体管109的背栅极接地，随着栅极电压的上升，NMOS晶体管109的阈值电压上升，能够复原修整前后变动的NMOS晶体管109的阈值。这样，能够抑制修整前后NMOS晶体管109的阈值的变化，因此能够确保输出电压Vout的精度。此外，第一实施方式的稳压器中采用2级结构的误差放大电路进行了说明，但并不限于该结构，只要为控制输出晶体管的误差放大电路，就可为任何结构。如以上所记载地，第一实施方式的稳压器抑制修整前后输出晶体管的阈值变化，并且即便设定为任意的输出电压也能确保输出电压的精度。<第二实施方式>图2是第二实施方式的稳压器的电路图。与第一实施方式的差异在于追加PMOS晶体管111、112并且将NMOS晶体管114的漏极连接到PMOS晶体管112的栅极及漏极这一点。PMOS晶体管111的漏极与PMOS晶体管108的栅极连接，栅极与PMOS晶体管112的栅极及漏极连接，源极与电源端子101连接。PMOS晶体管112当前第1页1 2 本文档来自技高网...

【技术保护点】
一种稳压器，包括：输出晶体管，由背栅极接地的NMOS晶体管构成；以及误差放大电路，对将所述输出晶体管输出的输出电压分压后的分压电压与基准电压之差进行放大并输出，控制所述输出晶体管的栅极，所述稳压器特征在于，包括：恒压电路；以及晶体管，其栅极被输入所述恒压电路的电压，漏极与所述输出晶体管的栅极连接，源极与所述输出晶体管的源极连接。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：铃木照夫，
申请(专利权)人：精工电子有限公司，
类型：发明
国别省市：日本;JP