屏蔽现场可编程门阵列上的协处理器的功率使用制造技术

大体上描述了用于屏蔽现场可编程门阵列上的协处理器的功率使用的技术。在一些实例中，可以围绕加载在现场可编程门阵列(FPGA)上的协处理器实施一个或多个壕沟块电路。壕沟块电路可配置成使用负反馈和/或噪声以将所述协处理器的功率使用变化与在FPGA上的其他协处理器屏蔽开。

【技术实现步骤摘要】
【国外来华专利技术】【专利说明】屏蔽现场可编程口阵列上的协处理器的功率使用
技术介绍
除非本文另有指明，在该部分描述的内容不是本申请中权利要求的现有技术并且 也不会由于包含在该部分就代表承认其为现有技术。 云计算通过对与（例如）硬件相关联的规模施加影响可使得极大地减小计算成 本。基于云的数据中屯、可利用虚拟化来服务大数量的用户。可W给个人用户提供虚拟机 (VM)实例，并且数据中屯、处的单个服务器可能够在其硬件上同时运行来自不同用户的多个 VM。 数据中屯、还可W利用硬件加速器W增加效率并减少成本。例如，可使用配置成 增加可并行化进程的计算效率并降低其运算成本的协处理器来编程现场可编程口阵列 (FPGA)。一些FPGA可能够允许多个协处理器同时运行，增加了对于同时服务许多用户的计 算能力。 概述 本公开大体描述了用于屏蔽现场可编程口阵列上的协处理器的功率使用的技术。 根据一些实例，提供了用于屏蔽现场可编程口阵列上的协处理器的功率使用的方 法。方法可包括确定待加载在FPGA上的协处理器的功率使用、基于所确定的功率使用生成 至少一个壞沟块电路（moatbrickcircuit)、将协处理器加载在FPGA上化及将至少一个壞 沟块电路加载在FPGA上W使得至少一个壞沟块电路物理上邻近协处理器并至少部分地屏 蔽协处理器的功率使用。 根据其他实例，提供了用于屏蔽现场可编程口阵列上的协处理器的功率使用的配 置控制器。该控制器可包括壞沟生成器模块（moatbuildermo化Ie)和处理模块。壞沟 生成器模块可配置成确定待加载在FPGA上的协处理器的功率使用并基于所确定的功率使 用生成至少一个壞沟块电路。处理模块可配置成将协处理器和至少一个壞沟块电路加载在 FPGA上W使得至少一个壞沟块电路物理上邻近协处理器并至少部分地屏蔽协处理器的功 率使用。[000引根据进一步的实例，提供了屏蔽协处理器功率使用的基于云的数据中屯、。该数据 中屯、可包括现场可编程口阵列（FPGA)和配置控制器。配置控制器可配置成确定待加载在 FPGA上的协处理器的功率使用、基于所确定的功率使用生成至少一个壞沟块电路W及将协 处理器和至少一个壞沟块电路加载在FPGA上W使得至少一个壞沟块电路物理上邻近协处 理器并至少部分地屏蔽协处理器的功率使用。 根据一些实例，计算机可读介质可存储用于屏蔽现场可编程口阵列上的协处理器 的功率使用的指令。该指令包括确定待加载在FPGA上的协处理器的功率使用、基于确定的 功率使用生成至少一个壞沟块电路、将协处理器加载在FPGA上W及将至少一个壞沟块电 路加载在FPGA上W使得至少一个壞沟块电路物理上邻近协处理器并至少部分地屏蔽协处 理器的功率使用。 前述的概述仅仅是说明性的并且不打算W任何方式进行限制。除了上述的说明性 的方面、实施方式W及特征，通过参考附图和下文的详细描述，另外的方面、实施方式和特 征将显而易见。【附图说明】 结合附图，根据下文的描述和随附的权利要求，本公开的前述和其他特征将更加 显而易见。应当理解，该些附图仅描述了根据本公开的若干实施方式，因此不应当将其视 为是本公开的范围的限制，通过对附图的使用，将借助附加的特性和细节来描述本公开，其 中： 图1示出了在其中可实施屏蔽现场可编程口阵列上的协处理器的功率使用的基 于数据中屯、的系统示例； 图2示出了在其中可W在现场可编程口阵列上实施协处理器的基于数据中屯、的 系统示例； 图3A示出了在其中可W屏蔽实施的协处理器的功率使用的现场可编程口阵列示 例； 图3B示出了具有功率分布网络的现场可编程口阵列示例； 图4示出了在其中可屏蔽在现场可编程口阵列上实施的协处理器的功率使用的 基于数据中屯、的系统示例； 图5示出了用于屏蔽在现场可编程口阵列上实施的协处理器的功率使用的组件 示例； 图6示出了用于屏蔽在现场可编程口阵列上实施的协处理器的功率使用的过程 示例； 图7示出了可用于屏蔽在现场可编程口阵列上的协处理器的功率使用的通用计 算装置； 图8示出了用于屏蔽在现场可编程口阵列上的协处理器的功率使用的方法示例 的流程图，该方法可由如图7中的计算装置的计算装置执行；W及 图9示出了计算机程序产品示例的块图， 所有附图都根据本文描述的至少一些实施方式布置。【具体实施方式】 在下文的详细描述中，参考了形成该详细描述的一部分的附图。在附图中，除非下 文另有指明，相似的符号一般识别相似的组件。在详细描述、附图和权利要求中描述的说明 性实施方式不意味着是限制性的。在不脱离本文呈现的主题的精神和范围的情况下，可W 利用其他实施方式并且可W做出其他改变。将容易理解，在本文中大体描述和在附图中示 意的本公开的方面，可WW多种多样不同的配置布置、替代、组合、分离和设计，所有该些都 明确地涵盖于本文。 公开大体设及，并且尤其设及屏蔽（masking)在现场可编程口阵列上的协处理器 (co-processor)的功率使用的方法、设备、系统、装置和/或计算机程序产品。 简言之，大体描述了用于屏蔽在现场可编程口阵列上的协处理器的功率使用的技 术。在一些实例中，可W围绕加载在现场可编程口阵列（FPGA)上的协处理器周围实施一个 或多个壞沟块电路（moatbrickcircuits)。壞沟块电路可配置成使用负反馈和/或噪声 W屏蔽协处理器功率使用与FPGA上的其他协处理器之间的变化。 图1示出了在其中可实施屏蔽现场可编程口阵列上的协处理器的功率使用的基 于数据中屯、的系统示例，其根据本文描述的至少一些实施方式布置。 如简图100中所示，实体数据中屯、102可包括一个或多个实体服务器IlOUll和 113,每个实体服务器都可配置成提供一个或多个虚拟机104。例如，实体服务器111和113 可分别配置成提供四个虚拟机和两个虚拟机。在一些实施方式中，一个或多个虚拟机可组 合成一个或多个虚拟数据中屯、。例如，由服务器111提供的四个虚拟机可组合成虚拟数据 中屯、112。虚拟机104和/或虚拟数据中屯、112可配置成经由云106给一组用户108 (比 如，个人用户或企业用户）提供云相关的数据/计算服务（比如，各种应用、数据存储、数据 处理或者类似服务）。[002引图2示出了在其中可W在现场可编程口阵列上实施协处理器的基于数据中屯、的 系统示例，其根据本文描述的至少一些实施方式布置。 如简图200中所示，实体服务器202(例如，图1中的实体服务器或1蝴 可执行多个虚拟机204,虚拟机204中的每一个可与用户相关联。超级管理器化ypervisor) 模块206可管理虚拟机204到多个处理器核208上的加载，并且可协调在虚拟机204之间 共享处理器核208。实体服务器202还可包括现场可编程口阵列（FPGA) 214。FPGA214可包 括多个逻辑单元（logiccell)或数字单元（digitalunit),逻辑单元或数字单元可组合W 形成具有各种功能的电路和/或处理器。为了增加虚拟机204的计算效率和速度，配置控 制器210可配置成将协处理器216、218和220加载到FPGA214上。协处理器216、218和 220可起一个或多个虚拟机204的硬件加速器的作用或者可用作一个或多个虚拟机204的 硬件加速器，虚本文档来自技高网...

【技术保护点】
一种用于屏蔽现场可编程门阵列(FPGA)上的协处理器的功率使用的方法，所述方法包括：确定待加载在所述FPGA上的协处理器的功率使用；基于所确定的功率使用生成至少一个壕沟块电路；将所述协处理器加载在所述FPGA上；以及将所述至少一个壕沟块电路加载在所述FPGA上以使得所述至少一个壕沟块电路物理上邻近所述协处理器并至少部分地屏蔽所述协处理器的所述功率使用。

【技术特征摘要】
【国外来华专利技术】

【专利技术属性】
技术研发人员：K·法恩，E·克鲁格里克，
申请(专利权)人：英派尔科技开发有限公司，
类型：发明
国别省市：美国;US