用于存储装置读取的设备和方法制造方法及图纸

根据一个示例，一种用于存储装置读取的方法可包括接收表明联接到多个存储装置中的一存储装置的环形振荡器的振荡周期的输入信号，以及通过时间-数字电路测量环形振荡器的振荡周期。用于存储装置读取的方法可进一步包括基于测量确定存储在存储装置中的数据值。

【技术实现步骤摘要】
【国外来华专利技术】【专利说明】
技术介绍
在存储装置中，例如忆阻器，当电流以一个方向流过存储装置时，电阻增加，当电流以相反方向流过时，电阻减小。当电流停止时，忆阻器保持最后的电阻。另外，当电荷再次开始流动时，忆阻器的电阻恢复为忆阻器最后活动时的值。可将此类存储装置组成一个阵列结构，该阵列结构包括多个以诸如行和列格式配置的存储装置。该阵列中的每个存储装置都可以独立寻址，以读取或写入该存储装置。例如，一个行和列可以独立寻址，以读取或写入对应的存储装置。【附图说明】本公开的特征以示例方式被图示且不限于以下附图，附图中相同的数字指示相同的元件，其中:图1图示根据本公开的一个示例的存储装置读取设备的架构；图2图示根据本公开的一个示例的用于存储装置读取的方法；以及图3图示根据本公开的一个示例的计算机系统。【具体实施方式】为了简化及说明目的，主要参考示例来描述本公开。在以下描述中，为提供对本公开的透彻理解，陈述了多个具体细节。然而，显而易见，本公开的实施可不受这些具体细节限制。在其他实例中，已经详细描述了一些方法和结构，以便不会不必要地使本公开不清/H- ο贯穿本公开，术语“一”意在指示至少一个特定元件。这里使用的术语“包含”表示包含但不限于，术语“包括”表示包括但不限于。术语“基于”表示至少部分基于。环形振荡器可连接在存储装置的行和列之间，例如忆阻器阵列，以读取通过行和列寻址的忆阻器中存储的比特。环形振荡器显示可用来确定通过行和列寻址的忆阻器中的比特值的特征振荡周期。一种测量振荡周期的技术可包括使用环形振荡器的输出来计时计数器足够的循环，以区分可以是10%或更少差异的频率。例如，基于区分不同频率所需的循环数量，该技术可用相对较长时间来确定振荡周期。测量振荡周期的另一技术可包括使用通过固定时钟计时的计数器，固定时钟具有比环形振荡器显著高的频率。该计数器可在环形振荡器输出的边沿开始，且在固定数量的边沿之后停止。然而，计数器会增加复杂性，且总体的读取/写入过程需要额外的功率消耗。本文公开了一种存储装置读取设备和用于存储装置读取的方法，且提供来以最小延迟测量环形振荡器的振荡周期。根据一个示例，存储装置读取设备可包括时间-数字电路(即，时间-数字模块的)，该时间-数字电路用于测量环形振荡器的振荡周期。所测量的振荡周期可用于确定存储器阵列例如忆阻器阵列中的通过行和列寻址的忆阻器中的比特值。时间-数字电路可包括一串缓冲器和寄存器(例如，一组锁存器或触发器)。环形振荡器输出可被馈送到该一串缓冲器以及寄存器的时钟输入。该一串缓冲器的长度可被选择使得该一串缓冲器的最快可能传播延迟至少是设计用来测量的时间-数字电路的最长周期的一半。优先编码器电路可被应用到寄存器输出，且产生的二进制值可表示环形振荡器周期的测量值。时间-数字电路的使用使环形振荡器振荡周期测量中的任何延迟最小化。根据一个示例，一种用于存储装置读取的方法可包括接收输入信号，该输入信号是联接到多个存储装置中的一存储装置的环形振荡器的输出，以及通过时间-数字电路测量环形振荡器的振荡周期。图1图示根据一个示例的存储装置读取设备100的架构。参考图1，设备100被描绘为包括存储器阵列控制模块101，用以控制存储器阵列102和设备100的多种其他操作。存储器阵列102可包括多个数据存储装置103，例如忆阻器。数据存储装置103中的每个数据存储装置103都可以通过行地址线104和列地址线105独立寻址。行开关模块106可通过行地址线104将设备100的各种部件联接到存储装置103中的选定的存储装置103。类似的，列开关模块107可通过列地址线105将设备100的各种部件联接到存储装置103中的选定的存储装置103。环形振荡器108具有可用来确定通过行地址线104和列地址线105寻址的特定存储装置103中的比特值的特征振荡周期。环形振荡器108的输出109可被馈送到时间-数字模块110，该时间-数字模块110包括时间-数字电路。例如，环形振荡器108的输出109可被馈送到时间-数字模块110的一串缓冲器111。缓冲器111中的每个缓冲器111的输出可被馈送到一串触发器112中对应的触发器。触发器112可用环形振荡器108的振荡信号来计时，该振荡信号包括在输出109中。优先编码器113可确定与环形振荡器108的周期对应的二进制值。可使用比较器114比较与环形振荡器108的振荡周期对应的二进制值和存储在阈值寄存器115中的值。比较器114的比较输出可在116输出。使用各种数字逻辑电路，例如片上系统(SOC)、专用集成电路(ASIC)等，可将设备100及其各种组件实现在硬件中。此外或可替代的，设备100和在设备100中执行各种其他功能的各种组件可包括存储在非瞬态计算机可读介质上的机器可读指令。另外，或可替代的，设备100及其各种组件可包括硬件或机器可读指令和硬件的组合。存储器阵列控制模块101可控制存储器阵列102和设备100的各种其他操作。例如，存储器阵列控制模块101可在存储器阵列102中存储数据值，从存储器阵列102读取数据值，控制行开关模块106和列开关模块107的操作，从设备100的源接收数据值和向设备100的源提供数据值等。存储器阵列控制模块101可将数据值存储(即，写入或编程)到数据存储装置103，例如，通过格式化来增加或减小选定的数据存储装置103的非易失性电阻的直流(DC)脉冲。存储器阵列控制模块101也可通过环形振荡器108检索(S卩，读取)存储在数据存储装置103中的数据值。基于其电气特性，数据存储装置103可存储至少两个不同的数据值。例如，数据存储装置103可包括诸如电阻、电容、电感或其组合的电气特性。每个数据存储装置103可基于其电阻的非易失性调整而存储一个比特的二进制数据值(例如，O或I)。数据存储装置103也可存储其他类型的数据值(例如，基三(base-three)，基八(base-eight)等)。存储器阵列102可包括多个数据存储装置103，例如忆阻器。在图1的示例中，存储器阵列102被图示为包括12个数据存储装置103。然而，本领域技术人员通过本公开可理解，存储器阵列102可包括任意数量的数据存储装置103。数据存储装置103中的每个数据存储装置都可通过行地址线104和列地址线105中的一条行地址线104和一条列地址线105独立寻址以写入数据值或读取存储的数据值。行开关模块106可通过行地址线104将装置100的各种部件联接到存储装置103中的选定的存储装置103。类似的，列开关模块107可通过列地址线105将装置100的各种部件联接到存储装置103中的选定的存储装置103。行和列开关模块106和107分别可包括场效应晶体管(FET)、通过FET、通过栅、二极管、双极型晶体管、机电式开关或其他装置。环形振荡器108显示可用来确定通过行地址线104和列地址线105寻址的特定存储装置103中存储的比特值的特征振荡周期。环形振荡器108可通过奇数个逻辑反向门限定或包括奇数个逻辑反向门，该逻辑反向门以串联电路布置联接。环形振荡器108还可包括输入节点117和输出节点118。环形振荡器108还可包括输出109，在输出节点118处，该输出109被馈送到包括时间-数字电路的本文档来自技高网...

【技术保护点】
一种用于存储装置读取的方法，所述方法包括：接收表明联接到多个存储装置中的一存储装置的环形振荡器的振荡周期的输入信号；通过时间‑数字电路测量所述环形振荡器的振荡周期；以及基于所述测量确定存储在所述存储装置中的数据值。

【技术特征摘要】
【国外来华专利技术】

【专利技术属性】
技术研发人员：罗伯特·J·布鲁克斯，
申请(专利权)人：惠普发展公司，有限责任合伙企业，
类型：发明
国别省市：美国;US