基于LXI总线的数字测试模块制造技术

本实用新型专利技术提供一种基于LXI总线的数字测试模块，包括SRAM控制电路、驱动器、信号连接器、FPGA、LXI接口电路、触发模块、DDS模块。本实用新型专利技术采用直接数字频率合成器(DDS可控时钟)产生频率可变时钟，使模块能以灵活多变的数据速率执行测试任务，时钟变化分辨率为0.004Hz，同时利用DDS可控相位的功能实现了采样时钟的一个周期内的调节；网络接口采用标准RJ45接插座，用户只需要用两头带RJ45插头的网线将数字模块与远程控制计算机连接即可，也可以通过10M/100M路由器连接；采用多种时钟控制，且针对不同的测试需要实现了灵活多样的触发控制。

【技术实现步骤摘要】

本技术涉及一种数字测试模块，尤其涉及一种基于LXI总线的数字测试模块。
技术介绍
随着计算机和超大规模系统的发展，集成电路的测试也越来越困难。传统的测试方法难以有效工作，测试领域出现了数据域测试技术。传统的时域、频域测试主要以模拟电路与系统作为研究和应用对象，而数据域测试则针对数字电路与计算机逻辑。事实上，数据域测试就是对数字电路和数字系统进行故障诊断、定位、分析和诊断。数据域测试通常采用数字信号发生器提供激励并使用逻辑分析仪采集响应数据，这种测试方法存在着体积庞大、通道不容易扩展、价格昂贵、在激励和响应之间难以建立复杂的逻辑关系等问题，所以现代自动测试系统中需要功能更加强大的高速数字测试仪器。
技术实现思路
针对以上问题本技术提供了一种体积小、高性能的基于LXI总线的数字测试模块。为了解决以上问题本技术提供了一种基于LXI总线的数字测试模块，包括数字频率合成器DDS、SRAM控制电路、驱动器电路、信号连接器、大规模可编程器件FPGA、LXI接口电路、触发模块等。所述的LXI接口电路包括ARM处理器、FLASH存储电路、SDRAM、RJ45接口和网络物理层芯片、DB9接口和RS323电平转换芯片、晶振电路、复位电路、JTAG电路、实时时钟电路。FLASH存储器用于固化存储系统数据和应用程序、LINUX系统文件；SDRAM同步动态随机存储器用于动态存储过程数据，RJ45连接器与网络物理层芯片联合起来提供与控制计算机通讯，实现网络传输的硬件通路；DB9接口和RS323电平转换芯片用于实现串口调试、固化程序、监控功能、与外部串口通讯；晶振电路实现ARM处理器所需时钟以及网络物理层芯片所需的时钟；复位电路实现ARM处理器、网络物理层芯片、FLASH复位；JTAG电路提供调试接口电路；实时时钟电路是通过ARM处理器利用TWI接口与日历芯片PCF8583通信，实现实时时钟RTC；ARM处理器采用微处理器AT91RM9200，通过外部总线接口EBI“External Bus Interface”访问FPGA；触发模块用于触发FPGA内的触发系统。所述的FPGA包括中央译码控制单元、地址产生单元、时钟选择单元、ZBT RAM控制单元。中央译码控制单元接收ARM发送的控制信号、地址信号和数据信号，根据这些信号产生的读写控制信号控制地址产生单元、时钟选择单元、ZBT RAM控制单元；时钟选择单元包括外时钟、内时钟、DDS可控时钟的时钟输入选择模式和输出一个模块工作同步输出时钟的输出模 式；外时钟是一个和输入数据同步的时钟；内时钟是由上位机控制FPGA产生的一个内部时钟；DDS可控时钟是DDS芯片输出的一个步进达到0.004Hz的一个高精度输入时钟；同步输出时钟是和输出数据同步的一个可供被测电路使用的一个时钟；ZBT RAM控制单元接收地址产生单元提供的地址信号、时钟选择单元提供的时钟信号、触发模块提供的触发信号经过内部处理形成符合SRAM工作所需的控制时序。FPGA内的触发系统的有四种触发互连，即外部触发、立即触发、网络触发和LXI硬件触发线触发；外部触发由BNC插座输入，直接输入FPGA中；立即触发由客户端直接进行触发连接；网络触发是基于IEEE1588协议，通过网络进行触发连接；LXI硬件触发线触发为触发模块触发连接。所述的触发模块采用M-LVDS标准；M-LVDS收发器选择TI公司的SN65MLVD200A，M-LVDS连接器选择Molex 83619-9011。本技术采用LXI接口电路作为与计算机和其他板卡通讯的总线，极大地提高了数字测试模块的可靠性，可以多模块协同工作，实现多通道的数据收发，实现分布式远程控制。本技术采用直接数字频率合成器(DDS可控时钟)产生频率可变时钟，使模块能以灵活多变的数据速率执行测试任务，时钟变化分辨率为0.004Hz，同时利用DDS可控相位的功能实现了采样时钟的一个周期内的调节。本技术的网络接口采用标准RJ45接插座，用户只需要用两头带RJ45插头的网线将数字模块与远程控制计算机连接即可，也可以通过10M/100M路由器连接。本技术采用多种时钟控制，且针对不同的测试需要实现了灵活多样的触发控制。附图说明图1为基于LXI总线的数字测试模块的原理图。图2为本技术LXI接口电路的原理图。图3为本技术FPGA的原理图。图4为本技术触发连接的原理图。具体实施方式下面结合附图，对本技术作进一步详细说明。如图1所示，本技术提供了一种基于LXI总线的数字测试模块，包括SRAM控制电路、驱动器、信号连接器、FPGA、LXI接口电路、触发模块、DDS模块。如图2所示，所述的LXI接口电路包括ARM处理器、FLASH存储电路、SDRAM、RJ45接口和网络物理层芯片、DB9接口和RS323电平转换芯片、晶振电路、复位电路、JTAG电路、实时时钟电路，FLASH存储器用于固化存储系统数据和应用程序、LINUX系统文件； SDRAM同步动态随机存储器用于动态存储过程数据，为应用程序的读取、执行提供缓冲；RJ45接口和网络物理层芯片联合起来提供与控制计算机通讯，实现网络传输的硬件通路；DB9接口和RS323电平转换芯片用于实现固化程序、串口调试、监控功能，也可作为一般串口用，实现与外部串口通讯；晶振电路实现ARM处理器所需时钟以及网络物理层芯片所需的时钟；复位电路实现ARM处理器、网络物理层芯片、FLASH可靠复位； JTAG电路提供调试接口电路，便于系统程序、应用程序的调试和固化；实时时钟电路利用ARM处理器通过TWI接口与日历芯片PCF8583通信，实现实时时钟RTC；ARM处理器采用微处理器AT91RM9200，AT91RM9200通过外部总线接口EBI“External Bus Interface”访问FPGA；触发模块用于触发FPGA内的触发系统。如图3所示，所述的FPGA包括中央译码控制单元、地址产生单元、时钟选择单元、ZBT RAM控制单元，中央译码控制单元接收ARM发送的控制信号、地址信号和数据信号，根据这些信号产生的读写控制信号控制地址产生单元、时钟选择单元、ZBT RAM控制单元；为了保证模块能以灵活多样的方式输出数据，设计了时钟选择单元，时钟选择单元包括外时钟、内时钟、DDS可控时钟的时钟输入选择模式和输出一个模块工作同步输出时钟的输出模式；外时钟是一个和输入数据同步的时钟，可以使模块准确采集输入数据；内时钟是由上位机控制FPGA产生的一个内部时钟；DDS可控时钟是DDS芯片输出的一个步进达到0.004Hz的一个高精度输入时钟；同步输出时钟是和输出数据同步的一个可供被测电路使用的一个时钟；ZBT RAM控制单元接收地址产生单元提供的地址信号、时钟选择单元提供的时钟信号、触发模块提供的触发信号经过内部处理形成符合SRAM控制电路工作时序本文档来自技高网...

【技术保护点】
一种基于LXI总线的数字测试模块，包括SRAM控制电路、驱动器、信号连接器、FPGA，DDS模块，其特征在于：还包括LXI接口电路、触发模块；所述的LXI接口电路包括ARM处理器、FLASH存储电路、SDRAM、RJ45接口和网络物理层芯片、DB9接口和RS323电平转换芯片、晶振电路、复位电路、JTAG电路、实时时钟电路，FLASH存储器用于固化存储系统数据和应用程序、LINUX系统文件；SDRAM同步动态随机存储器用于动态存储过程数据；RJ45接口和网络物理层芯片联合起来提供与控制计算机通讯，实现网络传输的硬件通路；DB9接口和RS323电平转换芯片用于实现固化程序、串口调试、监控功能和实现与外部串口通讯；晶振电路实现ARM处理器所需时钟以及网络物理层芯片所需的时钟；复位电路实现ARM处理器、网络物理层芯片、FLASH复位；JTAG电路提供调试接口电路；实时时钟电路：ARM处理器通过TWI接口与日历芯片PCF8583通信，实现实时时钟RTC，PCF8583的电源使用3V供电的备用电池；ARM处理器采用微处理器AT91RM9200，AT91RM9200通过外部总线接口EBI“External Bus Interface”访问FPGA；触发模块用于触发FPGA内的触发系统。...

【技术特征摘要】
1.一种基于LXI总线的数字测试模块，包括SRAM控制电路、驱动器、信号连接器、FPGA，DDS模块，其特征在于：还包括LXI接口电路、触发模块；
所述的LXI接口电路包括ARM处理器、FLASH存储电路、SDRAM、RJ45接口和网络物理层芯片、DB9接口和RS323电平转换芯片、晶振电路、复位电路、JTAG电路、实时时钟电路，
FLASH存储器用于固化存储系统数据和应用程序、LINUX系统文件；
SDRAM同步动态随机存储器用于动态存储过程数据；
RJ45接口和网络物理层芯片联合起来提供与控制计算机通讯，实现网络传输的硬件通路；
DB9接口和RS323电平转换芯片用于实现固化程序、串口调试、监控功能和实现与外部串口通讯；
晶振电路实现ARM处理器所需时钟以及网络物理层芯片所需的时钟；
复位电路实现ARM处理器、网络物理层芯片、FLASH复位；
JTAG电路提供调试接口电路；
实时时钟电路：ARM处理器通过TWI接口与日历芯片PCF8583通信，实现实时时钟RTC，PCF8583的电源使用3V供电的备用电池；
ARM处理器采用微处理器AT91RM9200，AT91RM9200通过外部总线接口EBI“External Bus Interface”访问FPGA；
触发模块用于触发FPGA内的触发系统。
2.根据权利要求1所述的基于LXI总线的数字测试模块，其特征在于：所述的FPGA包括中央译码控制单元、地址产生单元...

【专利技术属性】
技术研发人员：梅敏鹏，郭敏敏，白雪，张红兵，刘健，
申请(专利权)人：中国电子科技集团公司第十四研究所，
类型：新型
国别省市：江苏;32