本发明专利技术包含与用于分层迭代错误校正的停止准则有关的设备及方法。若干种方法可包含：以错误校正电路接收码字；以所述错误校正电路迭代地对所述码字进行错误校正，包含在逐层基础上对所述码字进行奇偶校验并在每一层之后更新所述码字。方法可包含响应于奇偶校验对于特定层为正确的而停止所述迭代错误校正。
【技术实现步骤摘要】
【国外来华专利技术】【专利说明】用于分层迭代错误校正的停止准则优先权彳目息本申请案主张2013年I月22日提出申请的第13/746，768号美国申请案的优先权，所述美国申请案是2012年12月7日提出申请的第61/734，473号美国临时申请案的非临时申请案，所述美国申请案及美国临时申请案的内容以引用的方式并入本文中。
本专利技术一般来说涉及半导体存储器及方法，且更特定来说，涉及与用于分层迭代错误校正的停止准则有关的设备及方法。
技术介绍
存储器装置通常经提供作为计算机或其它电子装置中的内部半导体集成电路。存在包含易失性及非易失性存储器的许多不同类型的存储器。易失性存储器可能需要电力来维持其数据(主机数据、错误信息等)，且包含随机存取存储器(RAM)、动态随机存取存储器(DRAM)及同步动态随机存取存储器(SDRAM)以及其它存储器。非易失性存储器可通过在未供电时留存所存储数据而提供永久数据，且可包含NAND快闪存储器、NOR快闪存储器、只读存储器(ROM)、电可擦除可编程ROM (EEPROM)、可擦除可编程ROM(EPROM)及电阻可变存储器，例如相变随机存取存储器(PCRAM)、电阻式随机存取存储器(RRAM)及磁阻式随机存取存储器(MRAM)以及其它存储器。存储器装置可组合在一起以形成例如固态驱动器(SSD)的存储器系统的存储卷。固态驱动器可包含非易失性存储器(例如，NAND快闪存储器及NOR快闪存储器)及/或可包含易失性存储器(例如，DRAM及SRAM)，以及各种其它类型的非易失性及易失性存储器。可使用SSD来替换硬盘驱动器作为计算机的主要存储卷，因为固态驱动器可在性能、大小、重量、耐用性、操作温度范围及电力消耗方面具有优于硬驱动器的优点。举例来说，SSD可在与磁盘驱动器相比时因其缺乏移动部件(此可避免与磁盘驱动器相关联的寻道时间、等待时间及其它机电延迟)而具有优越性能。存储器作为易失性及非易失性数据存储装置而用于宽广范围的电子应用。非易失性存储器可用于便携式电子装置(例如膝上型计算机、便携式存储棒、数码相机、蜂窝式电话、例如MP3播放器的便携式音乐播放器、电影播放器及其它电子装置)中。存储器单元可布置成若干阵列，其中所述阵列用于存储器装置中。一种类型的错误校正涉及低密度奇偶校验(LDPC)码。可将未经编码(例如，“原始”)数据编码成码字以供传输及/或存储。随后可对所述码字进行解码以恢复所述数据。强效的错误校正可为合意的，但需与等待时间、处理量及/或功率约束(例如，由便携式电子装置强加的那些功率约束)保持平衡。【附图说明】图1是根据本专利技术的若干个实施例的呈包含至少一个存储器系统的计算系统的形式的设备的框图。图2图解说明根据本专利技术的若干个实施例用于停止分层迭代错误校正的流程图。图3是图解说明根据本专利技术的若干个实施例的错误校正电路(ECC)功率节省对原始位错误率(RBER)的曲线图。图4是图解说明根据本专利技术的若干个实施例的码字错误率(CWER)对原始位错误率(RBER)的曲线图。【具体实施方式】本专利技术包含与用于分层迭代错误校正的停止准则有关的设备及方法。若干种方法可包含:以错误校正电路接收码字；以所述错误校正电路迭代地对所述码字进行错误校正，包含在逐层基础上对所述码字进行奇偶校验并在每一层之后更新所述码字。方法可包含响应于奇偶校验对于特定层为正确的而停止所述迭代错误校正。在本专利技术的以下详细说明中，参考形成本专利技术的一部分且其中以图解说明方式展示可如何实践本专利技术的一或多个实施例的附图。充分详细地描述这些实施例以使得所属领域的普通技术人员能够实践本专利技术的实施例，且应理解，可利用其它实施例且可做出过程、电及/或结构改变，此并不背离本专利技术的范围。如本文中所使用，标示符“M”(尤其关于图式中的参考编号)指示可包含若干个如此标示的特定特征。如本文中所使用，“若干个”特定事物可指代一或多个此类事物(例如，若干个存储器装置可指代一或多个存储器装置)。本文中的各图遵循其中第一个数字或前几个数字对应于图式的图编号且剩余数字识别图式中的元件或组件的编号惯例。不同图之间的类似元件或组件可通过使用类似数字来识别。如将了解，可添加、交换及/或消除本文中的各种实施例中所展示的元件以便提供本专利技术的若干个额外实施例。另外，将了解，图中所提供的元件的比例及相对标度旨在图解说明本专利技术的某些实施例且不应视为具有限制性意义。图1是根据本专利技术的若干个实施例的呈包含至少一个存储器系统104的计算系统100的形式的设备的框图。如本文中所使用，存储器系统104、控制器108或存储器装置110也可单独地被视为“设备”。存储器系统104可为(举例来说)固态驱动器(SSD)且可包含主机接口 106、控制器108 (例如，处理器及/或其它控制电路)及若干个存储器装置110-1、…、110-M(例如，例如NAND快闪装置的固态存储器装置)，所述存储器装置为存储器系统104提供存储卷。若干个存储器装置110-1、…、110-M在本文中可统称为存储器装置110。在另一实施例中，存储器系统104可为单个存储器装置。如图1中所图解说明，控制器108可耦合到主机接口 106且经由多个通道耦合到存储器装置110且可用来在存储器系统104与主机102之间发送数据。接口 106可呈标准化接口的形式。举例来说，当存储器系统104用于计算系统100中的数据存储时，接口 106可为串行高级技术附件(SATA)、高速外围组件互连(PCIe)或通用串行总线(USB)以及其它连接器及接口。然而，一般来说，接口 106可提供用于在存储器系统104与主机102之间传递控制、地址、数据及其它信号的接口，主机102具有用于接口 106的兼容接纳器。主机102可为主机系统，例如个人膝上型计算机、桌上型计算机、数码相机、移动电话或存储器读卡器以及各种其它类型的主机。主机102可包含系统母板及/或背板，且可包含若干个存储器存取装置(例如，若干个处理器)。主机102也可为存储器控制器，例如在存储器系统104是存储器装置(例如，具有裸片上控制器)的情况下。控制器108可与存储器装置110 (其在一些实施例中可为在单个裸片上的若干个存储器阵列)通信以控制数据读取、编程检验、写入及擦除操作以及其它操作。在一些实施例中，控制器108可与若干个存储器装置110、…110-M中的任一者或全部在相同的裸片或不同的裸片上。虽然未具体图解说明，但在一些实施例中，控制器108可针对将控制器108耦合到存储器装置110-1、…、IlO-M的每一通道包含离散存储器通道控制器。举例来说，控制器108可包含呈硬件及/或固件(例如，一或多个集成电路)及/或软件的形式的若干个组件，以用于控制对若干个存储器装置110-1、…、110-M的存取及/或用于促进主机102与存储器装置110-1、…、110-M之间的数据传送。若干个存储器装置110-1、…、110-M可包含若干个存储器单元(例如，非易失性存储器单元)阵列。举例来说，所述阵列可为具有NAND架构的快闪阵列。然而，实施例不限于特定类型的存储器阵列或阵列架构。举例来说，所述存储器单元可分组成包含若干个物理页的若干个块。存储器单元平面中可包含若干个块，且一阵列可包含若干个平面。作为一本文档来自技高网...
【技术保护点】
一种方法，其包括：以错误校正电路接收码字；以所述错误校正电路迭代地对所述码字进行错误校正，包含：在逐层基础上对所述码字进行奇偶校验；及在每一层之后更新所述码字；及响应于奇偶校验对于特定层为正确的而停止所述迭代错误校正。
【技术特征摘要】
【国外来华专利技术】...
【专利技术属性】
技术研发人员：穆斯塔法·N·凯纳克，威廉·H·拉德克，帕特里克·R·哈亚特，西瓦格纳纳穆·帕塔萨拉蒂，
申请(专利权)人：美光科技公司，
类型：发明
国别省市：美国;US
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。