一种电压调整电路制造技术

本实用新型专利技术提供一种电压调整电路，其包括高压双极型晶体管、第一电阻、第二电阻、二极管电路和电流产生电路。高压双极型晶体管的第一电极与电压调整电路的输入端相连，第二电极与电压调整电路的输出端相连，第一电阻连接于电压调整电路的输入端和高压双极型晶体管的基极之间；二极管电路的正极与高压双极型晶体管的基极相连，其负极与第二电阻的一端相连，第二电阻的另一端与地节点相连；电流产生电路的输入端与电压调整电路的输出端相连，电流产生电路的输出端与二极管电路的负极和第二电阻之间的连接节点相连，电流产生电路输出具有正温度系数的电流。与现有技术相比，本实用新型专利技术不依赖于工艺，且启动电压低，从而提高电路的可靠性。

【技术实现步骤摘要】
【专利说明】
本技术涉及电路设计
，特别涉及一种电压调整电路。【
技术介绍
】请参考图1所示，其为现有技术中的一种电压调整电路的电路示意图，该电压调整电路包括外接高压双极型晶体管Q、第一电阻Rl和齐纳二极管D0。图1所示的电压调整电路在通过外接高压双极型晶体管Q将高压(输入电压)VIN转为固定低压(或输出电压)VO时，使用芯片内齐纳二极管DO来得到较为稳定的电压供给外接高压双极型晶体管Q的基极，从而在外接双极型晶体管Q的发射极得到较为稳定的电压VO供给芯片使用。然而，并不是所有的代工厂工艺均能提供齐纳二极管，同时齐纳二极管的温漂效应会降低电压的稳定性，比如，对应不同的温度，在外接高压双极型晶体管Q的基极电压会造成偏差，使得外接双极型晶体管Q的发射极的电压VO也有相应的偏差，从而难以得到期望的稳定的低压输出。这里的高压双极型晶体管Q是指其需要耐受较芯片内的双极型晶体管更为高的电压，芯片内的双极型晶体管此时也可以被称之为低压双极型晶体管。在不使用齐纳二极管的情况下，通过反馈电路也能产生稳定的电压供给外接双极型晶体管Q的基极，请参考图2所示，其为现有技术中，一种设置有反馈电路的电压调整电路的电路示意图。图2所示的电压调整电路通过带隙基准210产生一个稳定的1.26V的电压，使用由双极型晶体管BO和BI等组成的反馈电路将双极型晶体管BI的基极电位钳制在和带隙基准210的输出电压相同的电位1.26V，通过调整反馈电阻电路220的比例即可得到所需的电压。然而，图2所示的电路的最大的缺点在于，在反馈电路工作前，外接高压双极型晶体管Q的基极和发射极的电位尚未建立，需要设置启动电路230进行启动。这样，在电路启动时，由低压晶体管组成的启动电路230需要短暂的耐受高压，这对电路的因此，有必要提供一种改进的技术方案来解决上述问题。【
技术实现思路
】本技术的目的在于提供一种电压调整电路，其不依赖于工艺，且启动电压低，从而提高电路的可靠性。本技术提供一种电压调整电路，其包括:高压双极型晶体管、第一电阻、第二电阻、二极管电路和电流产生电路。所述高压双极型晶体管的第一电极与电压调整电路的输入端相连，其第二电极与电压调整电路的输出端相连，第一电阻连接于所述电压调整电路的输入端和所述高压双极型晶体管的基极之间；所述二极管电路的正极与所述高压双极型晶体管的基极相连，其负极与第二电阻的一端相连，第二电阻的另一端与地节点相连，所述二极管电路包括依次串联于其正极和负极之间的一个或多个负温度系数的二极管单元；所述电流产生电路的输入端与所述电压调整电路的输出端相连，电流产生电路的输出端与所述二极管电路的负极和第二电阻之间的连接节点相连，所述电流产生电路基于电压调整电路的输出端的电压输出具有正温度系数的反馈电流，该反馈电流流向第二电阻。进一步的，所述外接高压双极型晶体管为NPN型晶体管，所述第一电极为集电极，所述第二电极为发射极。进一步的，所述外接高压双极型晶体管为PNP型晶体管，所述第一电极为发射极，所述第二电极为集电极。进一步的，所述第二电阻具有正温度系数，二极管单元为二极管或二极管接法的低压双极型晶体管。进一步的，所述二极管单元为NPN型晶体管，该NPN型晶体管的基极与其集电极相连，以作为所属的二极管单元的正极，该NPN型晶体管的发射极作为所属的二极管单元的负极。进一步的，所述二极管单元为PNP型晶体管，该PNP型晶体管的基极与其发射极相连，以作为所属的二极管单元的负极，该PNP型晶体管的集电极作为所属的二极管单元的正极。进一步的，所述电流产生电路包括NMOS晶体管Ml和M2，PMOS晶体管M3、M4和M5、第三电阻，双极型晶体管Ql和Q2。所述PMOS晶体管M3、M4和M5的源极均与电压调整电路的输出端相连，PMOS晶体管M3的栅极和M5的栅极均与PMOS晶体管M4的栅极相连，所述PMOS晶体管M4的漏极与PMOS晶体管M4的栅极相连；所述NMOS晶体管Ml的漏极与所述PMOS晶体管M3的漏极相连，NMOS晶体管Ml的栅极与NMOS晶体管Ml的漏极相连，NMOS晶体管Ml的源极与双极型晶体管Ql的第一电极相连，所述双极型晶体管Ql的基极和第二电极均与地节点相连；所述NMOS晶体管M2的漏极与所述PMOS晶体管M4的漏极相连，其栅极所述NMOS晶体管Ml的栅极相连，其源极与第三电阻的一端相连，第三电阻的另一端与所述双极型晶体管Q2的第一电极相连，所述双极型晶体管Q2的基极和第二电极均与地节点相连；所述PMOS晶体管M5的漏极作为所述电流产生电路的输出端。进一步的，双极型晶体管Q2的基极-发射极面积为双极型晶体管Ql的基极-发射极面积的m倍，其中，m > 1进一步的，所述双极型晶体管Ql和Q2均为PNP型晶体管，双极型晶体管Ql和Q2的第一电极均为射极，第二电极均为集电极；或者，双极型晶体管Ql和Q2均为NPN型晶体管，所述双极性晶体管Ql和Q2的第一电极均为集电极，第二电极均为射极。进一步的，在电压调整电路的输入端接入高输入电压时，在高压双极性晶体管的基极迅速建立低启动电压，在低启动电压建立之后，电流产生电路提供正温度系数的电流给第二电阻，以抬升高压双极性晶体管的基极电压至额定电压。与现有技术相比，本技术将现有技术中连接于高压双极型晶体管的基极和地节点之间的齐纳二极管替换为依次串联的负温度系数的二极管和正温度系数的电阻，并配以额外的正温度系数的电流流经正温度系数的电阻，以在电路启动时保证电压较低，不超出低压电路承受的范围，同时在电路正常工作时得到稳定的额定电压供给外接高压双极型晶体管的基极，从而提尚电路的可靠性。【【附图说明】】为了更清楚地说明本技术实施例的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其它的附图。其中:图1为现有技术中的一种电压调整电路的电路示意图；图2为现有技术中的一种设置有反馈电路的电压调整电路的电路示意图；图3为本技术在一个实施例中的电压调整电路的电路示意图；图4为图3中的电流产生电路在一个实施例中的电路示意。【【具体实施方式】】为使本技术的上述目的、特征和优点能够更加明显易懂，下面结合附图和【具体实施方式】对本技术作进一步详细的说明。此处所称的“一个实施例”或“实施例”是指可包含于本技术至少一个实现方式中的特定特征、结构或特性。在本说明书中不同地方出现的“在一个实施例中”并非均指同一个实施例，也不是单独的或选择性的与其他实施例互相排斥的实施例。除非特别说明，本文中的连接、相连、相接的表示电性连接的词均表示直接或间接电性相连。请参考图3所示，其为本技术在一个实施例中的电压调整电路的电路示意图。图3与图1的区别在于，图3将图1中连接于外接高压双极型晶体管Q的基极和地节点GND之间的齐纳二极管DO替换为依次串联的二极管电路310和正温度系数的第二电阻R2，并配以额外的正温度系数的电流Iptat流向正温度系数的第二电阻R2。具体的，图3所示的电压调整电路包括外接高压双极型晶体管Q、第一电阻R1、正本文档来自技高网...

【技术保护点】
一种电压调整电路，其特征在于，其包括：高压双极型晶体管、第一电阻、第二电阻、二极管电路和电流产生电路，所述高压双极型晶体管的第一电极与电压调整电路的输入端相连，其第二电极与电压调整电路的输出端相连，第一电阻连接于所述电压调整电路的输入端和所述高压双极型晶体管的基极之间；所述二极管电路的正极与所述高压双极型晶体管的基极相连，其负极与第二电阻的一端相连，第二电阻的另一端与地节点相连，所述二极管电路包括依次串联于其正极和负极之间的一个或多个负温度系数的二极管单元；所述电流产生电路的输入端与所述电压调整电路的输出端相连，电流产生电路的输出端与所述二极管电路的负极和第二电阻之间的连接节点相连，所述电流产生电路基于电压调整电路的输出端的电压输出具有正温度系数的反馈电流，该反馈电流流向第二电阻。

【技术特征摘要】

【专利技术属性】
技术研发人员：戴颉，李耿民，职春星，
申请(专利权)人：灿芯半导体上海有限公司，
类型：新型
国别省市：上海;31