一种基于FPGA的SRAM读写控制实验装置，对整个装置进行控制的控制器；通信电路，该电路与控制器相连；SRAM读写控制电路，该电路与控制器相连。由于本实用新型专利技术采用FPGA芯片，使得电路简单外围元件减少，提高了学生的认识，扩展了学生的视野，便于学生对FPGA的控制过程的理解，以及远程通信和管理的充分认识。
【技术实现步骤摘要】
本技术属于自动控制
，具体涉及到一种基于FPGA的SRAM读写控制实验装置。
技术介绍
学生在实践的学习中，学生会遇到数据的读写速度较慢或，内存不足的情况。但是，又对相关的知识缺乏认识，尤其是SRAM的读写控制，认识学习这种SRAM的读写控制显得很重要，然而现在大多数的SRAM读写控制实验装置存在下述不足:电路复杂，调试不方便；SRAM读写控制方式是由软件程序实现的；不具有多种通信接口、及网络连接和管理能力。
技术实现思路
本技术所要解决的技术问题在于克服现有SRAM读写控制实验装置的不足，提供一种电路简单、调试方便、具有多种通信接口的基于FPGA的SRAM读写控制实验装置。解决上述技术问题所采用技术方案是它具有:一种基于FPGA的SRAM读写控制实验装置，它具有对整个装置进行控制的控制器；通信电路，该电路与控制器相连；SRAM读写控制电路，该电路与控制器相连。本技术的控制器为:集成电路U5的Bll脚、All脚、B12脚、B12脚、A12脚、ElO脚、Ell脚、B14脚、A14脚、Cll脚接集成电路Ul的47脚、46脚、44脚、43脚、41脚、40脚、38脚、37脚、24脚，集成电路U5的F15脚、F16脚、C16脚、G15脚、G16脚、B9脚、B16脚、E9脚、D9脚、C9脚、BlO脚、AlO脚、A15脚、F15脚、Fll脚、F9脚、FlO脚接集成电路U2的2脚、23脚、21脚、24脚、25脚、3脚?10脚、20脚、22脚、27脚，集成电路U5的D5脚、B4脚接集成电路U3的13脚、16脚，集成电路U5的D12脚、Dll脚接集成电路U4的3脚、2脚，集成电路U5的M15脚接晶体振荡器Yl的4脚，集成电路U5的F4脚、H5脚、H14脚、Hl脚、J3脚、G12脚、H12脚、H13脚、J5脚、H3脚、J4脚、H4脚接插座J3的2脚?13脚，集成电路 U5 的 E3 脚、G3 脚、K3 脚、M3 脚、P4 脚、P7 脚、Tl 脚、PlO 脚、P13 脚、T16 脚、K14 脚、M14脚、E14脚、G14脚、A16脚、ClO脚、C13脚、Al脚、C4脚、C7脚接3V电源，集成电路U5的K7脚、Hll脚、H6脚、GlO脚?G6脚、D13脚、N4脚接1.2V电源，集成电路U5的L5脚、F12脚接2.5V电源，集成电路U5的G4脚、G13脚、K4脚、K13脚、M4脚、M13脚、N7脚、NlO脚、P5 脚、P12 脚、R2 脚、R15 脚、E2 脚、H16 脚、H15 脚、E13 脚、E4 脚、DlO 脚、D7 脚、C12 脚、C5脚、B15脚、B2脚、JlO脚?J7脚、HlO脚?H7脚、E12脚、M5脚接地，插座J3的I脚接地，晶体振荡器Yl的I脚接3V电源、3脚接地；集成电路Ul的型号为74ALVC164245，集成电路U2的型号为IS61C64AL，集成电路U3的型号为SP3223，集成电路U4的型号为MAX488，集成电路U5的型号为EP4CE10F17C8。由于本技术采用FPGA芯片，使得电路简单外围元件减少，提高了学生的认识，扩展了学生的视野，便于学生对FPGA的控制过程的理解，以及远程通信和管理的充分认识。【附图说明】图1是本技术的电气原理方框图。图2是图1中通信电路和SRAM读写控制电路的电子线路原理图。图3是图1中控制器的电子线路原理图。【具体实施方式】下面结合附图和实施例对本技术进一步详细说明，但本技术不限于下述的实施例。实施例1在图1、2、3中，本实施例的基于FPGA的SRAM读写控制实验装置由通信电路、控制器、SRAM读写控制电路连接构成，通信电路与控制器相连，SRAM读写控制电路与控制器相连。本实施例的SRAM读写控制电路由集成电路Ul、集成电路U2连接构成，集成电路Ul的型号为74ALVC164245，集成电路U2的型号为IS61C64AL。集成电路Ul的2脚、3脚、5脚、6脚、8脚、9脚、11脚、12脚接集成电路U2的11脚?13脚、15脚?19脚，集成电路Ul的25脚、10脚、15脚、4脚、21脚、48脚、45脚、39脚、28脚接地，集成电路Ul的7脚和18脚接5V电源、42脚和31脚接3V电源，集成电路Ul的47脚、46脚、44脚、43脚、41脚、40脚、38脚、37脚、24脚接控制器，集成电路U2的14脚接地，28脚接5V电源，集成电路U2的2脚、23脚、21脚、24脚、25脚、3脚?10脚、20脚、22脚、27脚接控制器。本实施例的通信电路由集成电路U3、集成电路U4、电容Cl?电容C4、电阻R1、插座J1、插座J2连接构成，集成电路U3的型号为SP3223，集成电路U4的型号为MAX488。集成电路U3的2脚接电容C2的一端、3脚接电容Cl的一端、4脚接电容C2的另一端、5脚接电容C4的一端、6脚接电容C4的另一端、7脚接电容C3的一端、19脚和20脚接3V电源、18脚和I脚以及14脚接地、17脚接插座Jl的I脚、15脚接插座Jl的3脚、13脚和16脚接控制器，电容Cl的另一端接电容C3的另一端，集成电路U4的I脚接5V电源、4脚接地、5脚接插座J2的I脚、6脚接插座J2的2脚、8脚接插座J2的3脚以及电阻Rl的一端、7脚接插座J2的4脚以及电阻Rl的另一端、3脚和2脚接地。本实施例的控制器由集成电路U5、晶体振荡器Yl、插座J3连接构成，集成电路U5的型号为EP4CE10F17C8。集成电路U5的Bll脚、All脚、B12脚、B12脚、A12脚、ElO脚、Ell脚、B14脚、A14脚、Cll脚接集成电路Ul的47脚、46脚、44脚、43脚、41脚、40脚、38脚、37脚、24脚，集成电路U5的F15脚、F16脚、C16脚、G15脚、G16脚、B9脚、B16脚、E9脚、D9脚、C9脚、BlO脚、AlO脚、A15脚、F15脚、Fll脚、F9脚、FlO脚接集成电路U2的2脚、23脚、21脚、24脚、25脚、3脚?10脚、20脚、22脚、27脚，集成电路U5的D5脚、B4脚接集成电路U3的13脚、16脚，集成电路U5的D12脚、Dll脚接集成电路U4的3脚、2脚，集成电路U5的M15脚接晶体振荡器Yl的4脚，集成电路U5的F4脚、H5脚、H14脚、Hl脚、J3脚、G12脚、H12脚、H13脚、J5脚、H3脚、J4脚、H4脚接插座J3的2脚?13脚，集成电路U5的E3 脚、G3 脚、K3 脚、M3 脚、P4 脚、P7 脚、Tl 脚、PlO 脚、P13 脚、T16 脚、K14 脚、M14 脚、E14脚、G14脚、A16脚、ClO脚、C13脚、Al脚、C4脚、C7脚接3V电源，集成电路U5的K7脚、Hl I脚、H6脚、GlO脚?G6脚、D13脚、N4脚接1.2V电源，集成电路U5的L5脚、F12脚接2.5V电源，集成电路U5的G4脚、G13脚、K4脚、K13脚、M4脚、M13脚、N7脚、NlO脚、P5脚、P12脚、R2 脚、R15 脚、E2 脚、H16 脚、H15 脚、E13 脚、E4 脚、DlO 脚、D7 脚、C12 脚、C5 脚、B15 脚、B2脚、JlO脚?J7脚、HlO脚?H7脚、E12脚、M5脚接地，插座J3的I脚接地，晶本文档来自技高网...
【技术保护点】
一种基于FPGA的SRAM读写控制实验装置，其特征在于它具有：对整个装置进行控制的控制器；通信电路，该电路与控制器相连；SRAM读写控制电路，该电路与控制器相连。
【技术特征摘要】
【专利技术属性】
技术研发人员：王雯，张雄，党学立，
申请(专利权)人：榆林学院，
类型：新型
国别省市：陕西;61
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。