PMOS晶体管、其制作方法及半导体器件技术

本申请公开了一种PMOS晶体管、其制作方法及半导体器件。其中，PMOS晶体管的制作方法包括：提供衬底；在衬底中欲形成栅极的位置的两侧分别形成应变硅层；在衬底中各应变硅层远离欲形成栅极的位置的一侧形成隔离沟槽；在衬底上欲形成栅极的位置形成栅极。在该制作方法中，应变硅层的制作早于隔离沟槽的制作，因此避免了隔离沟槽对制作应变硅层的妨碍作用，提高了应变硅层的质量，进而提高了PMOS晶体管的性能。

【技术实现步骤摘要】

本申请涉及半导体集成电路制作
，具体而言，涉及一种PMOS晶体管、其制作方法及半导体器件。
技术介绍
随着半导体器件中晶体管的集成度越来越高，晶体管的特征尺寸越来越小，晶体管中载流子的迁移率逐渐下降。载流子迁移率的下降不仅会降低晶体管的切换速度，而且还会降低晶体管的驱动电流，最终导致晶体管的器件性能降低。在现有技术中技术人员采用应变硅技术，即通过将局部单向拉伸或压缩型应力引入到晶体管的导电沟道，以提升晶体管的导电沟道内载流子迁移率。PMOS晶体管中空穴的平均迁移率比NMOS晶体管中电子的平均迁移率低三倍，因此提高PMOS导电沟道内的空穴迁移率成为提高半导体器件载流子迁移率的关键。目前，通常在PMOS晶体管的沟道区中嵌入应变硅层(例如SiGe)，以对沟道区施加适当的压应力，进而提闻空穴的迁移率。如图1至3中示出了一种嵌入有应变硅层的PMOS晶体管的制备方法，该方法通常包括以下步骤:首先，在P型衬底10'中形成隔离沟槽20'和栅极30'，进而形成如图1所示的基体结构；然后，在栅极3(V和与其相邻的隔离沟槽2(V之间的衬底1(V上形成凹槽40;，进而形成如图2所示的基体结构；最后，在凹槽4(V中填充形成应变硅层5(V (比如SiGe)，进而形成如图3所示的基体结构。在上述PMOS晶体管的制作方法中，通常采用选择性外延工艺将SiGe沉积在凹槽中。然而，与凹槽相邻的隔离沟槽结构通常高于衬底的上表面，隔离沟槽结构的存在会妨碍SiGe层的沉积，使得所形成的SiGe层产生缺陷，例如气孔等，进而影响PMOS晶体管的性能。目前，尚没有解决上述问题的有效方法。【
技术实现思路
】本申请旨在提供一种PMOS晶体管、其制作方法及半导体器件，以提高所嵌入的应变娃层的质量。为了实现上述目的，本申请提供了一种PMOS晶体管的制作方法，该制作方法包括:提供衬底；在衬底中欲形成栅极的位置两侧分别形成应变硅层；在衬底中各应变硅层远离欲形成栅极的位置的一侧形成隔离沟槽；在衬底上欲形成栅极的位置形成栅极。进一步地，在本申请上述的PMOS晶体管的制作方法中，形成应变硅层的步骤包括:在衬底中欲形成栅极的位置两侧分别形成凹槽；以及在各凹槽中填充形成SiGe层，形成应变娃层。进一步地，在本申请上述的PMOS晶体管的制作方法中，形成凹槽的步骤包括:在衬底上依次形成氧化物层、硬掩膜层和光刻胶层；光刻光刻胶层，在光刻胶层中对应于欲形成上述凹槽的位置形成开口 ；以及沿开口向下刻蚀硬掩膜层、氧化物层和衬底，形成”U”形或“球”形的凹槽。进一步地，在本申请上述的PMOS晶体管的制作方法中，形成上述凹槽的步骤进一步包括:对”U”形或“球”形的凹槽进行湿法刻蚀，形成“Σ ”形的凹槽。进一步地，在本申请上述的PMOS晶体管的制作方法中，在湿法刻蚀的步骤中，以四甲基氢氧化铵溶液作为刻蚀液，其中四甲基氢氧化铵的体积含量为1%?5%，优选为2.38%，湿法刻蚀的温度为25?70°C，时间为30?120s。进一步地，在本申请上述的PMOS晶体管的制作方法中，在凹槽中填充形成SiGe层，形成应变硅层的步骤包括:在凹槽内壁表面生长SiGe种子层；在SiGe种子层表面生长SiGe外延层，SiGe外延层的上表面等于或低于衬底的上表面；以及在SiGe外延层上生长Si盖层，Si盖层的上表面高于衬底的上表面。进一步地，在本申请上述的PMOS晶体管的制作方法中，该制作方法还包括:在形成隔离沟槽前，先对应变硅层进行P型离子掺杂或P型离子注入；或者在形成栅极之后，对应变硅层进行P型离子注入。进一步地，在本申请上述的PMOS晶体管的制作方法中，在形成隔离沟槽前，先对应变硅层进行P型离子掺杂或P型离子注入的方式包括:在形成应变硅层的过程中，通入P型离子的前驱体进行原位掺杂；或者在形成所述应变硅层后，对应变硅层进行P型离子注入。进一步地，在本申请上述的PMOS晶体管的制作方法中，应变硅层的上表面高于衬底的上表面，应变硅层的高度为隔离沟槽深度的I/?1/3。本申请的另一方面在于提供了一种PMOS晶体管，该PMOS晶体管采用本申请提供的PMOS晶体管的制作方法制作而成。本申请还提供了一种半导体器件，包括衬底，多组设置于衬底中的P阱和N讲，设置于各组N阱中的PMOS晶体管，以及设置于各组P阱中的NMOS晶体管，其中至少一个PMOS晶体管的由本申请提供的PMOS晶体管的制作方法制作而成。应用本申请所提供的PMOS晶体管制作方法，先在衬底中欲形成栅极位置的两侧形成应变硅层，然后再形成隔离沟槽和栅极。由于应变硅层的制作早于隔离沟槽的制作，因此避免了因隔离沟槽结构对制作应变硅层的妨碍作用所导致的缺陷的形成，提高了制作的应变硅层的质量，进而使得通过该制备方法得到的PMOS晶体管及具有该PMOS晶体管的半导体器件性能得以提高。【附图说明】构成本申请的一部分的说明书附图用来提供对本申请的进一步理解，本申请的示意性实施例及其说明用于解释本申请，并不构成对本申请的不当限定。在附图中:图1示出了现有PMOS晶体管的制作方法中，在衬底中形成隔离沟槽和栅极后的基体剖面结构示意图；图2示出了刻蚀图1所示栅极和与其相邻的隔离沟槽之间的衬底形成凹槽后的基体剖面结构示意图；图3示出了在图2所示凹槽中填充形成应变硅层后的基体剖面结构示意图；图4示出了根据本申请所提供的PMOS晶体管制作方法的流程示意图；图5示出了根据本申请一种实施方式所提供的PMOS晶体管制作方法，提供P型衬底后的基体剖面结构示意图；图6示出了在图5所示衬底中欲形成栅极的位置的两侧形成应变硅层后的基体剖面结构示意图；图6-1示出了在图5所示衬底上依次形成氧化物层、硬掩膜层和光刻胶层后的基体剖面结构示意图；图6-2示出了光刻图6-1所示光刻胶层形成开口后的基体剖面结构示意图；图6-3示出了沿图6-2所示开口向下刻蚀所述硬掩膜层、氧化物层和衬底，形成” U”形或”球”形的凹槽后的基体剖面结构示意图；图6-4示出了刻蚀图6-3所示” U”形或”球”形的凹槽，形成“Σ”形的凹槽后的基体剖面结构示意图；图6-5示出了在图6-4所示凹槽中形成SiGe种子层后的基体剖面结构示意图；图6-6示出了在图6-5所示SiGe种子层上形成SiGe外延层后的基体剖面结构示意图；图6-7示出了在图6-6所示SiGe外延层上形成Si盖层形成应变硅层后的基体剖面结构示意图；图7示出了在衬底的应变硅层远离欲形成栅极位置的一侧形成隔离沟槽后的基体剖面结构示意图；以及图8示出了在衬底上欲形成栅极位置形成栅极后的基体剖面结构示意图。【具体实施方式】需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互组合。下面将参考附图并结合实施例来详细说明本申请。需要注意的是，这里所使用的术语仅是为了描述【具体实施方式】，而非意图限制根据本申请的示例性实施方式。如在这里所使用的，除非上下文另外明确指出，否则单数形式也意图包括复数形式，此外，还应当理解的是，当在本说明书中使用属于“包含”和/或“包括”时，其指明存在特征、步骤、操作、器件、组件和/或它们的组合。为了便于描述，在这里可以使用空间相对术语，如“在……之上”、“在……上方”、“在……上表面”、“上面的”等，用来描述如在图中所示本文档来自技高网...

【技术保护点】
一种PMOS晶体管的制作方法，其特征在于，所述制作方法包括：提供衬底；在所述衬底中欲形成栅极的位置两侧分别形成应变硅层；在所述衬底中各所述应变硅层远离所述欲形成栅极的位置的一侧形成隔离沟槽；在所述衬底上欲形成栅极的位置形成栅极。

【技术特征摘要】

【专利技术属性】
技术研发人员：刘焕新，
申请(专利权)人：中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：上海;31