一种宽带重复任意波形发生器及发生方法技术

本发明专利技术提供一种宽带重复任意波形发生器及发生方法，属于数字信号处理领域。本发明专利技术包括单片机、FPGA、Flash、DAC和数控增益放大器，能够产生存储器容量大小对应时间内100Mhz到500Mhz的任意波形，重复时间间隔可调。波形数据可以由上位机产生，也可以由单片机内部数据产生程序产生以此缩短开机时间。波形生成采用先计算再播放的方式产生以此提高系统性能和信号带宽。

【技术实现步骤摘要】
一种宽带重复任意波形发生器及发生方法
本专利技术属于数字信号处理领域，具体涉及一种宽带重复任意波形发生器及发生方法。
技术介绍
随着社会不断的发展，在科学技术日新月异的今天，任意波形发生器在民用和军用上的需求越来越大。民用方面，无论是科研还是工程项目，都必须在项目结题阶段进行仿真测试。特别是在通信领域，这就会涉及到目标信号的获取，但是某些信号并不容易获取到，例如机载ADS-B信号对于ADS-B接收机测试来说至关重要，但是实验室很难获取到真实的信号；军用方面，需要对某些设备进行相应频段的干扰(例如雷达对抗中)，而干扰机其实就是一种任意波形发生器。基于以上情况，可见任意波形发生器无论在民用还是军用领域，都有着广泛的应用。目前市场上售卖的任意波形发生器体积较大，价格昂贵(如安捷伦，R&S，NI的设备)而现有低成本任意波形发生器由于结构和设计方案的缺陷，不能够满足日常科研需求。例如专利CN201020207981.4中提及到了一种任意波形发生器，其特点是产生的波形数据实时由上位机产生并通过USB总线通信，数模转换器时钟受到USB总线速率的限制从而使系统性能受到限制；专利CN201420590569.3中公布了一种简易的波形发生器，该波形发生器不能够产生任意想要的波形，使得功能受到极大的限制；论文《任意波形发生器的研制》中提及到的系统结构同样受到上位机与设备接口速率的限制，使得生成信号带宽十分有限。现有的任意波形发生器存在以下缺陷：为了追求实时性，系统速率受到上位机接口的影响，使系统性能下降，且生成信号带宽和功率有限不能调整，不能够快速生产中频、高频信号。专利
技术实现思路
为了克服现有的简易任意波形发生器的缺陷，使得任意波形发生器能够尽量的满足工程和科研要求，本专利技术提供了一种结构简单，功能强大的任意波形发生器。该任意波形发生器能够以1.25Ghz的时钟工作，工作频率不受上位机计算速度和接口的影响，生成100M到500M的任意中频信号，并将信号在存储器容量大小对应的时间内重复播放，重复间隔时间可任意调整。本专利技术解决其技术问题所采用的技术方案是：一种宽带重复任意波形发生器，其结构如图1所示，包括单片机MCU、与单片机相连的现场可编程门阵列FPGA、与现场可编程门阵列相连的闪存Flash、与现场可编程门阵列相连的数模转换器DAC、与数模转换器输出端连接的数控增益放大器，波形信号由所属数控增益放大器的输出端输出；其中所述单片机与上位机连接，接收上位机的指令，所述单片机包括控制指令单元、数据指令单元及触发指令单元，所述控制指令单元用于控制所述数控增益放大器，所述数据指令单元用于将单片机获得的数据指令转发给所述FPGA后作为波形数据存储与所述闪存中，所述触发指令单元用于控制单片机内部生成数据给FPGA；所述FPGA包括数据模块、控制模块及参数模块，所述数据模块用于读取和存储单片机发送的数据指令，所述控制模块用于控制所述数据模块向所述数模转换器发送数据，所述参数模块用于设定信号重复的延迟时间。所述单片机与上位机通过USB转串口通信。进一步的，所述任意波形发生器还包括第一带通滤波器和第二带通滤波器，所述第一带通滤波器的两端分别连接所述数模转换器的输出端及数控增益放大器的输入端，所述第二带通滤波器的两端分别连接于所述数控增益放大器的输出端及所述任意波形发生器的输出端。本专利技术摒弃限制系统工作频率的实时计算实时转发的方式，采用计算完毕再转发的工作方式，从而实现高速工作，具体过程为：FPGA的数据模块从Flash的初始地址开始依次存储单片机提供的数据，直到单片机通过指令通知FPGA控制模块数据提供完毕；一旦数据存储完毕，FPGA控制模块控制数据模块开始从Flash初始位置开始依次读出数据到DAC，从而产生数据描述的任意波形，当读到数据最后存储地址时，FPGA持续发零数据直到参数模块指定的延迟时间，然后再重新从Flash的初始地址依次读出数据，周而复始，实现波形重复播出，间隔可任意调整。基于上述设计，即可提升系统工作时钟，产生宽带宽的中频信号。数据计算方式：提供两种方式，一是通过上位机计算数据，通过串口将数据传给单片机，FPGA将单片机的数据存储在Flash中；二是通过上位机的少数指令，触发单片机中内部数据生成程序生成数据，并通过FPGA存储在Flash中。本专利技术还提供一种重复任意波形发生方法，具体包括以下步骤：步骤1.上位机的指令包括以下三种：控制指令、数据指令及触发指令；在接收到上位机的指令后，根据指令的类型进行相应操作；步骤2.若收到数据指令，则将所收到的指令的头部识别部分删除，将剩余的指令串发送给FPGA；若收到触发指令，则触发单片机内部的数据产生程序，开始按照指令要求产生代码中存在的波形数据，通过并行接口传给FPGA；若收到控制指令，则根据指令参数控制数控增益放大器；步骤3.FPGA收到数据后通过判断数据的头部确定该信息是数据信息还是参数(脉冲长度，间隔时间)信息；若根据数据流头部判断为数据信息，则将数据依次存储在外部的存储器中；若判断为参数信息时，则设置信号参数(信号周期时间，重复间隔时间)；若判断为控制指令，则停止数据存储，转为数据读出模式，此时FPGA从存储器的初始地址开始依次读出数据，直到读到参数信息要求的最后一个地址时止，并将数据依次转发给DAC及数控增益放大器后输出即得到所需的波形；根据参数配置进行时间延迟后，重复从Flash的初始地址开始读取数据，即可得到指定时间间隔的重复波形。本专利技术的有益效果是：本专利技术结构简单，可以重复地产生100M到500M任意中频波形，波形输出功率可调，重复时间间隔可调，且本专利技术利用单片机内部触发方式计算波形数据具有快速开机工作的特点。附图说明图1为本专利技术的系统结构图。图2本实施例提供的任意波形发生器的数据流向。图3为实施例提供的任意波形发生器的生成点频调制脉冲时域截图；设备产生的间隔1us，脉冲宽度2us，载频300Mhz的重复点频调制脉冲。图4为实施例提供的任意波形发生器的生成线性调频信号频谱；设备产生的间隔1us，脉冲宽度2us，载频300Mhz到305Mhz的重复线性调频脉冲。具体实施方式下面结合附图和实施例对本专利技术做进一步描述。实施例本实施例提供的任意波形发生器结构如图1所示。在图1中，上位机通过USB转串口与单片机通信，单片机主要作用为响应上位机指令，存在3种指令方式：1、数据指令；2、控制指令；3、触发指令。收到数据指令的响应为去掉单片机的指令识别头部，将剩下的指令串通过并行接口发送给FPGA；收到控制指令的响应为根据指令参数控制外部数控增益器；收到触发指令的响应为触发单片机内部的数据产生程序，开始按照指令要求产生代码中存在的波形数据，通过并行接口传给FPGA，以此提高传输速度，缩短开机时间。触发代码中的数据计算方法为：如果DAC时钟为f，则单片机从t0＝0时刻开始，对待输出的信号函数F(x)进行Δt＝1/f的采样，将采样值转换为DAC对应位数进行数据发送。FPGA收到数据后从由数据模块从Flash的初始地址开始依次地将数据存储在Flash中，直到控制模块通知数据模块数据产生完毕，FPGA的数据模块从Flash的初始位置开始依次读出Flash中的数据到DAC产生中本文档来自技高网...

【技术保护点】
一种宽带重复任意波形发生器，包括单片机、与单片机相连的现场可编程门阵列、与现场可编程门阵列相连的闪存、与现场可编程门阵列相连的数模转换器、与数模转换器输出端连接的数控增益放大器，波形信号由所属数控增益放大器的输出端输出，其中所述单片机与上位机连接，接收上位机的指令；其特征在于，所述单片机包括控制指令单元、数据指令单元及触发指令单元，所述控制指令单元用于控制所述数控增益放大器，所述数据指令单元用于将单片机获得的数据指令转发给所述现场可编程门阵列后作为波形数据存储与所述闪存中，所述触发指令单元用于控制单片机内部生成数据给现场可编程门阵列；所述现场可编程门阵列包括数据模块、控制模块及参数模块，所述数据模块用于读取和存储单片机发送的数据指令，所述控制模块用于控制所述数据模块向所述数模转换器发送数据，所述参数模块用于设定信号重复的延迟时间。

【技术特征摘要】
1.一种重复任意波形发生方法，具体包括以下步骤：步骤1.上位机的指令包括以下三种：控制指令、数据指令及触发指令；在接收到上位机的指令后，根据指令的类型进行相应操作；步骤2.若收到数据指令，则将所收到的指令的头部识别部分删除，将剩余的指令串发送给FPGA；若收到触发指令，则触发单片机内部的数据产生程序，开始按照指令要求产生代码中存在的波形数据，并通过并行接口传给FPGA；若收到控制指令，则根据指令参数控制数控增益放大器；步骤3.FPGA收到数据...

【专利技术属性】
技术研发人员：赵峰，李桓，李玉柏，
申请(专利权)人：电子科技大学，
类型：发明
国别省市：四川;51