本实用新型专利技术公开了一种多扫频高频雷达接收机装置，包括：用于为所述接收机装置提供系统时钟源的时钟管理模块，用于为所述接收机装置中的各模块提供电源的电源管理模块，用于产生、发射多扫频数字信号的上行电路模块及用于接收、处理回波数字信号的下行电路模块；所述上行电路模块，包括依次连接的数字信号合成器、数模转换芯片、发射开关电路以及第一滤波放大电路，所述上行电路模块中的所述数字信号合成器和所述下行电路模块中用于回波数字信号处理的电路模块均集成在同一个FPGA处理芯片中。通过采用FPGA处理芯片和数模转换芯片，系统结构简单，体积小，而且能够满足高频雷达中任意雷达信号的产生，包括同时多载波雷达信号，克服现有雷达的缺点。
【技术实现步骤摘要】
本技术涉及用于海洋遥感的高频段雷达系统
，特别涉及一种多扫频 高频雷达接收机装置。
技术介绍
高频海洋雷达是一种超视距雷达，主要用于探测海洋表面风、浪、流场和低空低速 运动目标。线性调频信号以及相应的脉冲压缩技术的使用使得雷达发射功率大大降低，中 断线性调频连续波（frequency modulated interrupted continuous wave，FMICW)可以解 决系统强大的直达波问题，保证单基地系统的正常使用。但是作为一种远距离探测系统，在 海洋上的应用，雷达发射功率仍然过大。由于雷达信号发射频率处于高频段，高频段是极其 拥挤的频段，垂直极化的高频电磁波可以沿着海洋表面绕射，也会经过电离层传播较远。因 此雷达自身容易受到外界电磁干扰外，强大的发射功率也会对周边的电子设备造成影响。 脉冲压缩技术是一种将分布在不同频率和时间的信号进行相位补偿，实现时域上积累的技 术。脉冲压缩技术能让雷达系统发射宽度相对于较宽而峰值功率较低的脉冲，以获得窄脉 冲、高峰值功率雷达系统的距离分辨率和探测性能。 现有的高频海洋雷达系统均采用DDS芯片生成扫频信号，无法满足同时生成多个 扫频的要求。而且，目前的高频段雷达装置不管信号产生还是压缩处理，都没有上变频和下 变频结构。
技术实现思路
本技术的目的在于提出一种多扫频高频雷达接收机装置，具有电路结构简 单、体积小，而且能满足高频雷达中任意雷达信号的产生，包括同时多载波雷达信号，克服 现有雷达的缺点。 为达此目的，本技术采用以下技术方案： 一种多扫频高频雷达接收机装置，包括：用于为所述接收机装置提供系统时钟源 的时钟管理模块，用于为所述接收机装置中的各模块提供低抖动高隔离度电源的电源管理 模块，用于产生、发射多扫频数字信号的上行电路模块及用于接收、处理回波数字信号的下 行电路模块； 其中，所述上行电路模块，包括依次连接的数字信号合成器、数模转换芯片、发射 开关电路以及第一滤波放大电路，所述上行电路模块中用于多扫频数字信号产生的所述数 字信号合成器和所述下行电路模块中用于回波数字信号处理的电路模块均集成在同一个 FPGA处理芯片中；所述时钟管理模块分别与上行电路模块、下行电路模块连接，所述电源 管理模块分别与时钟管理模块、上行电路模块、下行电路模块连接。 其中，所述下行电路模块，包括依次连接的接收开关电路、第二滤波放大电路、模 数转换芯片以及数字信号处理器。 其中，还包括用于对所述接收机装置提供系统时序控制的时序控制电路模块，所 述时序控制电路模块、数字信号合成器及数字信号处理器均集成在同一个FPGA处理芯片 中。 其中，所述下行电路模块，还包括接收天线；其中，所述接收天线与接收开关电路 连接。 其中，所述上行电路模块，还包括发射天线；其中，所述发射天线与所述第一滤波 放大电路连接。 其中，所述时钟管理模块为全局相干时钟源，包括晶体振荡器和单回路多输出的 时钟同步器，所述晶体振荡器与时钟同步器连接。 其中，所述时钟同步器是型号为⑶CE72010的低抖动时钟同步器。 其中，所述电源管理模块，包括型号为U⑶9248PFC的数字PWM系统控制器和型号 为PTD08D210W的双路非隔离式数字电源传动模块，所述数字PWM系统控制器与数字电源传 动丰吴块连接。 其中，所述发射开关电路和接收开关电路，均采用两级型号为SA630D的开关芯片 实现。 其中，所述FPGA处理芯片，采用Xilinx公司的kintex-7系列。 有益效果： 本技术所述的一种多扫频高频雷达接收机装置，包括：用于为所述接收机装 置提供系统时钟源的时钟管理模块，用于为所述接收机装置中的各模块提供低抖动高隔离 度电源的电源管理模块，用于产生、发射多扫频数字信号的上行电路模块及用于接收、处理 回波数字信号的下行电路模块；其中，所述上行电路模块，包括依次连接的数字信号合成 器、数模转换芯片、发射开关电路以及第一滤波放大电路，所述上行电路模块中用于多扫频 数字信号产生的所述数字信号合成器和所述下行电路模块中用于回波数字信号处理的电 路模块均集成在同一个FPGA处理芯片中；所述时钟管理模块分别与上行电路模块、下行电 路模块连接，所述电源管理模块分别与时钟管理模块、上行电路模块、下行电路模块连接。 本技术所述的技术方案通过采用数模转换器和集成在FPGA处理芯片上的数字信号合 成器，直接数字信号合成。数字信号在FPGA处理芯片内部产生，然后使用数模转换器，这个 是高频段雷达装置没有的结构；另外，不管信号产生还是压缩处理，目前高频段雷达装置都 没有上变频和下变频结构。本方案不仅系统结构实现简单，体积小，而且能够满足高频雷达 中任意雷达信号的产生，包括同时多载波雷达信号，克服现有雷达的缺点。【附图说明】 图1是本技术具体实施例提供的一种多扫频高频雷达接收机装置的结构示 意图。 图2是本技术具体实施例提供的一种多扫频高频雷达接收机装置的多扫频 信号时频图。 图3是本技术具体实施例提供的一种多扫频高频雷达接收机装置的多扫频 信号脉冲压缩处理流程图。 图中： 1-时钟管理模块；2-电源管理模块；3-上行电路模块；4-下行电路模块；5-时序 控制电路模块；310-数字信号合成器；320-数模转换芯片；330-发射开关电路；340-第一 滤波放大电路；350-发射天线；410-接收开关电路；420-第二滤波放大电路；430-模数转 换芯片；440-数字信号处理器；450-接收天线。【具体实施方式】 下面结合附图并通过【具体实施方式】来进一步说明本技术的技术方案。 图1是本技术具体实施例提供的一种多扫频高频雷达接收机装置的结构示 意图。如图1所示，本技术所述的一种多扫频高频雷达接收机装置，包括：用于为所述 接收机装置提供系统时钟源的时钟管理模块1，用于为所述接收机装置中的各模块提供低 抖动高隔离度电源的电源管理模块2,用于产生、发射多扫频数字信号的上行电路模块3及 用于接收、处理回波数字信号的下行电路模块4 ; 其中，所述上行电路模块3,包括依次连接的数字信号合成器310、数模转换芯片 320、发射开关电路330以及第一滤波放大电路340,所述上行电路模块3中用于多扫频数字 信号产生的所述数字信号合成器310和所述下行电路模块4中用于回波数字信号处理的电 路模块均集成在同一个FPGA处理芯片中；所述时钟管理模块1分别与上行电路模块3、下 行电路模块4连接，所述电源管理模块2分别与时钟管理模块1、上行电路模块3、下行电路 模块4连接。 本技术所述的技术方案通过采用数模转换器和集成在FPGA处理芯片上的数 字信号合成器310,直接数字信号合成。数字信号在FPGA处理芯片内部产生，然后使用数模 转换器，这个是高频段雷达装置没有的结构；另外，不管信号产生还是压缩处理，目前高频 段雷达装置都没有上变频和下变频结构。本方案不仅系统结构实现简单，体积小，而且能够 满足高频雷达中任意雷达信号的产生，包括同时多载波雷达信号，克服现有雷达的缺点。 可见，在现有的高频雷达接收机中，利用DDS芯片无法直接产生多扫频信号，而本 方案采用数模转换的方式，通过FPGA处理芯片本文档来自技高网...
【技术保护点】
一种多扫频高频雷达接收机装置，其特征在于，包括：用于为所述接收机装置提供系统时钟源的时钟管理模块，用于为所述接收机装置中的各模块提供低抖动高隔离度电源的电源管理模块，用于产生、发射多扫频数字信号的上行电路模块及用于接收、处理回波数字信号的下行电路模块；其中，所述上行电路模块，包括依次连接的数字信号合成器、数模转换芯片、发射开关电路以及第一滤波放大电路，所述上行电路模块中用于多扫频数字信号产生的所述数字信号合成器和所述下行电路模块中用于回波数字信号处理的电路模块均集成在同一个FPGA处理芯片中；所述时钟管理模块分别与上行电路模块、下行电路模块连接，所述电源管理模块分别与时钟管理模块、上行电路模块、下行电路模块连接。
【技术特征摘要】
【专利技术属性】
技术研发人员：文必洋，谭剑，田应伟，王才军，田茂，
申请(专利权)人：武汉大学，
类型：新型
国别省市：湖北;42
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。