封装件衬底、封装的半导体器件及封装半导体器件的方法技术

本发明专利技术提供了一种用于半导体器件的封装件衬底，该封装件衬底包括衬底核心和设置在衬底核心上方的材料层。该封装件衬底包括设置在衬底核心和材料层中的鱼眼孔径。

【技术实现步骤摘要】

本专利技术涉及半导体领域，更具体地，涉及。
技术介绍
半导体器件用于各种电子产品中，诸如个人电脑、手机、数码相机和其他电子设备。通常在半导体衬底上方依次沉积绝缘层或介电层、导电层和半导体材料，然后使用光刻图案化各种材料层以在其上形成电路组件和元件，从而典型地制造半导体器件。通常在单个半导体晶圆上制造数十或数百个集成电路。通过沿划线锯切集成电路从而分割单独的管芯。然后以例如多芯片模块或其他类型的封装将单个管芯分别进行封装。半导体工业通过不断地减小最小部件的尺寸不断地提高各种电子部件(例如，晶体管、二极管、电阻器、电容器等)的集成密度，以允许更多的组件能够集成到给定的区域内。在一些产品中，这些较小的电子部件还需要比过去的封装件使用更少面积的较小的封装件。
技术实现思路
为解决上述问题，提供了一种用于半导体器件的封装件衬底，包括:衬底核心；材料层，设置在衬底核心上方；以及鱼眼孔径，设置在衬底核心和材料层中。其中，鱼眼孔径包括槽区和连接到槽区的针孔区。其中，衬底核心包括第一侧和第二侧，其中，第一侧包括用于在第一侧上安装集成电路的区，第二侧包括用于连接多个连接件的区，其中，将鱼眼孔径的针孔区设置为接近第一侧，且将鱼眼孔径的槽区设置为接近第二侧。其中，槽区包括第一宽度，针孔区包括第二宽度，其中，第一宽度大于第二宽度。其中，第一宽度是第二宽度的约两倍以上。其中，衬底核心包括设置在衬底核心中的多个鱼眼孔径。其中，衬底核心包括设置在衬底核心中的多个镀通孔(PTH)。其中，材料层包括设置在衬底核心的一侧上的增长层，且鱼眼孔径的一部分设置在增长层中。本专利技术还提供了一种封装的半导体器件，包括:封装件衬底，包括衬底核心、设置在衬底核心上方的材料层、以及设置在衬底核心和材料层中的鱼眼孔径，鱼眼孔径包括槽区和连接到槽区的针孔区；以及集成电路，连接至封装件衬底。该半导体器件进一步包括设置在封装件衬底和集成电路之间的底部填充材料。其中，槽区的宽度大于针孔区的宽度，以及其中，底部填充材料被进一步设置在鱼眼孔径的针孔区中。其中，底部填充材料被进一步设置在槽区的部分中。其中，底部填充材料包括填料，且底部填充材料的接近封装件衬底的填料比接近集成电路的填料更多。该半导体器件进一步包括设置在集成电路和封装件衬底之间的多个连接件。其中，多个连接件包括多个可控崩塌芯片连接(C4)凸块。此外，还提供了一种封装半导体器件的方法，该方法包括:提供封装件衬底，封装件衬底包括衬底核心、设置在衬底核心上方的材料层、以及设置在衬底核心和材料层中的鱼眼孔径；将集成电路连接到封装件衬底；以及通过鱼眼孔径将底部填充材料分配到封装件衬底和集成电路之间。该方法进一步包括固化底部填充材料。其中，鱼眼孔径包括槽区和连接到槽区的针孔区，其中，槽区的宽度大于针孔区的宽度，其中，将集成电路连接到封装件衬底包括将集成电路连接到封装件衬底的接近鱼眼孔径的针孔区的一侧，且设置底部填充材料包括将封装件衬底的接近鱼眼孔径的槽区的一侧放置为面向上方，且通过鱼眼孔径的槽区分配底部填充材料。其中，设置底部填充材料还包括通过鱼眼孔径的针孔区注入底部填充材料。其中，提供封装件衬底包括提供倒装芯片封装件衬底。【附图说明】当结合附图进行阅读时，通过以下详细描述可以更好地理解本专利技术的各方面。应该强调的是，根据工业中的标准实践，各个部件未按比例绘出。事实上，为了清楚的讨论，各个部件的尺寸可以任意地增大或减小。图1至图6根据本专利技术的一些实施例示出了在各个阶段制造封装件衬底的方法的截面图。图7是根据一些实施例的封装件衬底的截面图。图8是根据一些实施例的在图7中示出的封装件衬底的顶视图。图9至图11是根据一些实施例的在各个阶段封装半导体器件的方法的截面图。图12根据一些实施例更详细的示出了在图11中示出的封装的半导体器件的一部分。图13A至图13C是根据一些实施例的鱼眼孔径(spot-faced)的顶视图。图14是根据一些实施例的封装半导体器件的方法的流程图。【具体实施方式】以下公开内容提供了许多用于实施所提供的主题的不同特征的不同实施例或实例。以下描述组件和布置的具体实例以简化本专利技术。当然，这仅仅是实例，并不是用于限制本专利技术。例如，在以下描述中，第一部件形成在第二部件上方或者上可以包括第一部件和第二部件直接接触的实施例，还可以包括在第一部件和第二部件之间形成有额外的部件，从而使得第一部件和第二部件不直接接触的实施例。此外，本公开可在各个实例中重复参考标号和/或字母。该重复是为了简明和清楚，而且其本身没有规定所述各种实施例和/或结构之间的关系。而且，为了便于描述，诸如“在…下方”、“在…下面”、“下”、“在…上方”、“上”等空间相对位置术语在本文中可以用于描述如附图所示的一个元件或部件与另一个(或另一些)元件或部件的关系。除了图中描述的方位外，这些空间相对位置术语旨在包括器件在使用或操作中的不同方位。装置可以以其他方式定向(旋转90度或在其他方位上)，并且本文中使用的空间相对位置描述符可以同样地进行相应的解释。本专利技术的一些实施例涉及用于半导体器件的封装件衬底、封装半导体器件的方法和它们的结构。也公开了使用新颖的封装件衬底封装的半导体器件和制造该封装件衬底的方法。该封装件衬底包括形成在其中的鱼眼孔径，这些将进行进一步的描述。图1至图6是根据本专利技术的一些实施例示出了在各个制造阶段制造封装件衬底100的方法的截面图。根据一些实施例，封装件衬底100包括倒装芯片封装件衬底。首先参考图1，示出了包括衬底核心102的封装件衬底100。在一些实施例中，例如，衬底核心102包括玻璃纤维、树脂、填充物、其他材料和/或它们的组合。在一些实施例中，衬底核心102包括一个或多个嵌入其中的无源部件(未示出)。可选地，衬底核心102可以包括其他材料或部件。在一些实施例中，如图1所示，封装件衬底100包括设置在衬底核心102的每侧上的导电材料104a和104b。例如，导电材料104a和104b包括厚度为约5 μ m到约25 μ m的铜或铜合金。可选地，导电材料104a和104b可以包括其他材料和尺寸。在一些实施例中，封装件衬底100不包括形成在其上的导电材料104a和104b，导电材料104a和104b形成在衬底核心102上。可以使用喷镀、物理汽相沉积(PVD)、溅射、化学汽相沉积(CVD)或其他方法形成导电材料104a和104b。如图2所示，使用光刻工艺图案化导电材料104a和104b。例如，可以通过在导电材料104a上方形成光刻胶层(未示出)，且将该光刻胶层暴露于通过其上具有期望图案的光刻掩模(未示出)反射或传输的光或能量，这样将图案从光刻掩模转印到光刻胶层，从而图案化导电材料104a。然后显影光刻胶层，之后灰化或蚀刻掉光刻胶层的暴露(或未暴露，取决于光刻胶包含正光刻胶还是负光刻胶)区，在导电材料104a的上方留下图案化的光刻胶层。然后如图2所示，在蚀刻工艺期间，将光刻胶层用作蚀刻掩模，其中，蚀刻工艺将光刻胶中的图案转印到导电材料104a。然后去除光刻胶层。例如，可以使用相似的光刻工艺、使用另一光刻胶层和光刻掩模图案化导电材料104b。可选地，在一些实施例中，导电材料104a和/或104b可以包括晶种层。可以使用光刻胶层(本文档来自技高网...

【技术保护点】
一种用于半导体器件的封装件衬底，包括：衬底核心；材料层，设置在所述衬底核心上方；以及鱼眼孔径，设置在所述衬底核心和所述材料层中。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：侯皓程，陈玉芬，郑荣伟，梁裕民，王宗鼎，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾;71