一种移位寄存器、栅极驱动电路及显示装置制造方法及图纸

本发明专利技术公开了一种移位寄存器、栅极驱动电路及显示装置，移位寄存器包括：驱动模块、预置模块、第一时钟输入控制模块、第二时钟输入控制模块和输出模块。由于上述移位寄存器在一帧时间内，只有在第一扫描信号、第二扫描信号和触发扫描信号均为有效信号时即移位寄存器处于工作状态时，第一时钟信号和第二时钟信号才会进入到该移位寄存器中。因此当本发明专利技术实施例提供的移位寄存器的处于非工作状态时，第一时钟信号和第二时钟信号均不能进入到移位寄存器中，从而避免了移位寄存器在处于非工作状态时，时钟信号对移位寄存器中的晶体管进行反复的充放电，进而可以降低不必要的功耗。

【技术实现步骤摘要】
【专利摘要】本专利技术公开了一种移位寄存器、栅极驱动电路及显示装置，移位寄存器包括：驱动模块、预置模块、第一时钟输入控制模块、第二时钟输入控制模块和输出模块。由于上述移位寄存器在一帧时间内，只有在第一扫描信号、第二扫描信号和触发扫描信号均为有效信号时即移位寄存器处于工作状态时，第一时钟信号和第二时钟信号才会进入到该移位寄存器中。因此当本专利技术实施例提供的移位寄存器的处于非工作状态时，第一时钟信号和第二时钟信号均不能进入到移位寄存器中，从而避免了移位寄存器在处于非工作状态时，时钟信号对移位寄存器中的晶体管进行反复的充放电，进而可以降低不必要的功耗。【专利说明】一种移位寄存器、栅极驱动电路及显示装置
本专利技术涉及显示
，尤指一种移位寄存器、栅极驱动电路及显示装置。
技术介绍
在薄膜晶体管显示器中，通常通过栅极驱动电路向像素区域的各个薄膜晶体管(TFT, Thin Film Transistor)的栅极提供栅极驱动信号。栅极驱动电路可以通过阵列工艺形成在液晶显示器的阵列基板上，即阵列基板行驱动(Gate Driver on Array, GOA)工艺，这种集成工艺不仅节省了成本，而且可以做到液晶面板(Panel)两边对称的美观设计，同时，也省去了栅极集成电路(IC, Integrated Circuit)的绑定(Bonding)区域以及扇出(Fan-out)的布线空间，从而可以实现窄边框的设计；并且，这种集成工艺还可以省去栅极扫描线方向的Bonding工艺，从而提高了产能和良率。 目前，现有的栅极驱动电路由多个移位寄存器级联组成，各级移位寄存器主要是通过时钟信号和上一级移位寄存器发送的扫描触发信号的控制向显示面板上对应的栅极扫描线上输入栅极驱动信号。但是，随着显示技术的发展，人们对显示面板的像素的要求越来越高，从而向显示面板上的栅极扫描线发送栅极驱动信号的栅极驱动电路中的移位寄存器的数量也越来越多。由于显示面板在显示一帧面画时是通过逐行扫描的驱动方式实现的，因此，在一巾贞的时间内，每一级移位寄存器处于工作状态的时间只有一巾贞时间的千分之一左右，而其余时间都处于非工作状态。 然而，在现有的栅极驱动电路中，即使在各级移位寄存器处于非工作状态时，时钟信号也会进入移位寄存器的内部，这虽然对移位寄存器的输出不会产生影响，但是时钟信号会对所有处于非工作状态的移位寄存器中的晶体管进行反复的充放电，从而造成不必要的功耗，这对于要求低功耗长待机时间的显示产品来说是非常不利的。 因此，如何降低栅极驱动电路中不必要的功耗是本领域技术人员亟需解决的技术问题。
技术实现思路
本专利技术实施例提供了一种移位寄存器、栅极驱动电路及显示装置，用以避免时钟信号会对所有处于非工作状态的移位寄存器中的晶体管进行反复的充放电，从而降低栅极驱动电路的不必要的功耗。 因此，本专利技术实施例提供的一种移位寄存器，包括:驱动模块、预置模块、第一时钟输入控制模块、第二时钟输入控制模块和输出模块；其中， 所述第一时钟输入控制模块，用于在第一扫描信号或第二扫描信号为有效脉冲信号时，将第一时钟信号提供给第一节点；在所述第一扫描信号和所述第二扫描信号均不是有效脉冲信号时，将低电平电压提供给所述第一节点；所述第一节点连接所述第一时钟输入控制模块和所述驱动模块； 所述驱动模块，用于在所述第一节点接收到所述低电平电压或低电平的所述第一时钟信号时，将扫描触发信号提供给第二节点；在所述第一节点接收到高电平的所述第一时钟信号时，阻止所述扫描触发信号输入到所述驱动模块，并使所述第二节点的电压保持为上一时间段时所述第二节点的电压；所述第二节点连接所述驱动模块、所述第二时钟输入控制模块、所述输出模块、以及用于输出所述第二节点的电压的第二输出端； 所述预置模块，用于当所述第一扫描信号和所述第二扫描信号均为有效脉冲信号时，在使能信号的控制下，将参考电压提供给所述驱动模块，以使所述驱动模块控制所述第二节点的电压等于所述参考电压的反相电压； 所述第二时钟输入控制模块，用于在所述第二节点的电压的控制下，将所述第二时钟信号提供给所述输出模块； 所述输出模块，用于在所述第二节点的电压和所述第二时钟信号的控制下通过第一输出端输出栅极驱动信号。 具体地，在本专利技术实施例提供的上述移位寄存器中，所述第一时钟输入控制模块，具体包括: 第一输入控制子模块,用于在第一扫描信号或第二扫描信号为有效脉冲信号时，将第一时钟信号提供给第一节点； 第二输入控制子模块，用于在所述第一扫描信号和所述第二扫描信号均不是有效脉冲信号时，将低电平电压提供给所述第一节点。 在一种可能的实施方式中，在本专利技术实施例提供的上述移位寄存器中，所述第一输入控制子模块，具体包括:第一传输门、第二传输门、第一反相器和第二反相器；其中， 所述第一传输门的输入端与所述第二传输门的输入端相连，并接收所述第一时钟信号，所述第一传输门的输出端分别与所述第二传输门的输出端和所述第一节点相连，所述第一传输门的正相控制端接收所述第一扫描信号，并与所述第一反相器的输入端相连，所述第一传输门的反相控制端与所述第一反相器的输出端相连； 所述第二传输门的正相控制端分别与所述第二扫描信号和所述第二反相器的输入端相连，所述第二传输门的反相控制端与所述第二反相器的输出端相连。 或者，在一种可能的实施方式中，在本专利技术实施例提供的上述移位寄存器中，所述第一输入控制子模块，具体包括:第一开关晶体管和第二开关晶体管；其中， 所述第一开关晶体管的栅极接收所述第一扫描信号，所述第一开关晶体管的源极与所述第二开关晶体管的源极相连，并接收所述第一时钟信号，所述第一开关晶体管的漏极分别与所述第二开关晶体管的漏极和所述第一节点相连； 所述第二开关晶体管的栅极接收所述第二扫描信号。 在一种可能的实施方式中，在本专利技术实施例提供的上述移位寄存器中，所述第二输入控制子模块，具体包括:第三开关晶体管和第四开关晶体管；其中， 所述第三开关晶体管的栅极接收所述第二扫描信号，所述第三开关晶体管的源极与所述低电平电压相连，所述第三开关晶体管的漏极与所述第四开关晶体管的源极相连； 所述第四开关晶体管的栅极接收所述第一扫描信号，所述第四开关晶体管的漏极与所述第一节点相连。 在一种可能的实施方式中，在本专利技术实施例提供的上述移位寄存器中，所述第二时钟输入控制模块，具体包括:第三传输门和第三反相器；其中， 所述第三传输门的输入端接收所述第二时钟信号，所述第三传输门的输出端与所述输出模块相连，所述第三传输门的正相控制端分别与所述所述第二节点和所述第三反相器的输入端相连，所述第三传输门的反相控制端与所述第三反相器的输出端相连。 或者，在一种可能的实施方式中，在本专利技术实施例提供的上述移位寄存器中，所述第二时钟输入控制模块，具体包括:第五开关晶体管；其中， 所述第五开关晶体管的栅极与所述第二节点相连，所述第五开关晶体管的源极接收所述第二时钟信号，所述第五开关晶体管的漏极与所述输出模块相连。 在一种可能的实施方式中，在本专利技术实施例提供的上述移位寄存器中，所述预置模块，具体包括:第六开关晶体管；其中， 所述第六开关晶体管的栅极接收所述使能信本文档来自技高网...

【技术保护点】
一种移位寄存器，其特征在于，包括：驱动模块、预置模块、第一时钟输入控制模块、第二时钟输入控制模块和输出模块；其中，所述第一时钟输入控制模块，用于在第一扫描信号或第二扫描信号为有效脉冲信号时，将第一时钟信号提供给第一节点；在所述第一扫描信号和所述第二扫描信号均不是有效脉冲信号时，将低电平电压提供给所述第一节点；所述第一节点连接所述第一时钟输入控制模块和所述驱动模块；所述驱动模块，用于在所述第一节点接收到所述低电平电压或低电平的所述第一时钟信号时，将扫描触发信号提供给第二节点；在所述第一节点接收到高电平的所述第一时钟信号时，阻止所述扫描触发信号输入到所述驱动模块，并使所述第二节点的电压保持为上一时间段时所述第二节点的电压；所述第二节点连接所述驱动模块、所述第二时钟输入控制模块、所述输出模块、以及用于输出所述第二节点的电压的第二输出端；所述预置模块，用于当所述第一扫描信号和所述第二扫描信号均为有效脉冲信号时，在使能信号的控制下，将参考电压提供给所述驱动模块，以使所述驱动模块控制所述第二节点的电压等于所述参考电压的反相电压；所述第二时钟输入控制模块，用于在所述第二节点的电压的控制下，将所述第二时钟信号提供给所述输出模块；所述输出模块，用于在所述第二节点的电压和所述第二时钟信号的控制下通过第一输出端输出栅极驱动信号。...

【技术特征摘要】

【专利技术属性】
技术研发人员：邓银，青海刚，韦东梅，祁小敬，
申请(专利权)人：京东方科技集团股份有限公司，成都京东方光电科技有限公司，
类型：发明
国别省市：北京;11