异构多核的SoC设计评估系统技术方案

本发明专利技术提供的异构多核的SoC设计评估系统，包括：组件抽象建模模块，用于对总线的主从组件进行抽象建模，其中，所述主从组件包括协处理器；设计空间定义模块，用于根据片上系统SoC设计需求设置各个变量和所述各个变量对应的取值范围；性能指标评估模块，用于根据所述各个变量和所述取值范围构建第一SoC结构，并对所述第一SoC结构进行仿真评估和综合评估，从而获取所述SoC的性能指标；模型训练与探索模块，用于利用所述性能指标和所述各个变量，通过机器学习算法进行模型训练，获得预测模型或分类模型；体系结构寻优模块，用于利用所述预测模型或所述分类模型选取第二SoC结构。本发明专利技术可以极大程度的辅助完成异构多核SoC体系结构的设计和评估。

【技术实现步骤摘要】

本专利技术涉及计算机应用技术，特别是涉及一种异构多核的SoC设计评估系统。
技术介绍
随着芯片制造工艺技术的不断发展，以及当今社会对于芯片多功能、高效、低能、 易携带的需求越来越高，以往一味追求高频率、高容量、同构多核的芯片已经遇到瓶颈。为 了适应新时代对集成电路的新需求，国际半导体技术蓝图（InternationalTechnology RoadmapforSemiconductors，ITRS)提出 了行业新的发展目标--"MorethanMoore"。 ITRS认为集成电路的发展不应该仅仅局限于"摩尔定律"，一味追求提高芯片的容量或减小 芯片的体积，而更应该着眼于利用不同的方法为消费者提供更多的附加价值，要向"越来越 多元化"的方向发展。 由此，面向应用领域的异构多核处理器芯片体现出其特殊的优越性一一面向应用 领域计算特点有针对性的进行优化，异构多核体系结构保证各个核"扬长避短"，同时互相 配合，提高性能，降低功耗，使芯片的功能越来越强大，且实现的代价越来越小。 异构多核的SoC体系结构设计所涉及到的技术、软件和流程十分繁杂。如果仅仅 依靠设计人员手工串联，不仅工作效率极低，并且极其容易出现错误。特别是当设计空间定 义较大时，在合理的时间里人工完成探索工作是不可能的。
技术实现思路
本专利技术提供的异构多核的SoC设计评估系统，可以极大程度上的辅助设计人员完 成SoC体系结构的设计和评估工作。 根据本专利技术的一方面，提供一种异构多核的SoC设计评估系统，包括： 组件抽象建模模块，用于对总线的主从组件进行抽象建模，其中，所述主从组件包 括协处理器；设计空间定义模块，用于根据片上系统SoC设计需求设置各个变量和所述各 个变量对应的取值范围；性能指标评估模块，用于根据所述各个变量和所述取值范围构建 第一SoC结构，并对所述第一SoC结构进行仿真评估和综合评估，从而获取所述SoC的性能 指标；模型训练与探索模块，用于利用所述性能指标和所述各个变量，通过机器学习算法进 行模型训练，获得预测模型或分类模型；体系结构寻优模块，用于利用所述预测模型或所述 分类模型选取第二SoC结构。 本专利技术实施例提供的异构多核的SoC设计评估系统，通过SoC设计需求设置各个 变量和各个变量对应的取值范围，根据各个变量和取值范围构建第一SoC结构，并对所述 第一SoC结构进行仿真评估和综合评估，从而获取所述SoC的性能指标，利用性能指标和各 个变量，通过机器学习算法进行模型训练，获得预测模型或分类模型，利用预测模型或分类 模型选取第二SoC结构，从而可以极大程度的辅助设计人员完成SoC体系结构的设计和评 估。【附图说明】 图1为本专利技术实施例提供的异构多核的SoC设计评估系统示意图； 图2为本专利技术实施例提供的抽象建模的协处理器模型示意图； 图3为本专利技术实施例提供的第一SoC拓扑结构的示意图； 图4为本专利技术实施例提供的性能指标评估|吴块的不意图。【具体实施方式】 下面结合附图对本专利技术实施例提供的异构多核的SoC设计评估系统进行详细描 述。图1为本专利技术实施例提供的异构多核的SoC设计评估系统示意图。 参照图1，系统包括组件抽象建模模块10、设计空间定义模块20、性能指标评估模 块30、模型训练与探索模块40和体系结构寻优模块50。 组件抽象建模模块10,用于对总线的主从组件进行抽象建模，其中，主从组件包括 协处理器、内部外部存储单元和高速10等功能性部件。 这里，组件抽象建模模块10的原则是注重模型接口的可连接性和内部参数的灵 活配置性，忽略内部具体功能的实现细节。具体而言，组件抽象建模模块10需具有以下特 点：（1)暴露灵活配置的接口，方便模型快速接入SoC体系结构，例如总线数据位宽和ID宽 度需要支持灵活的配置；同时为各组件的接口提供IP-XACT类似的接口标准描述文件，以 方便灵活接入SoC体系结构，减少手工连接的工作负担，降低错误率；（2)屏蔽组件内部的 功能实现细节，以加快仿真评估速度，同时降低抽象模型的开发难度，例如协处理器的抽象 模型，可以模糊内部具体每个复杂功能部件的实现细节；(3)根据各个组件的性能指标，配 置组件内部参数，描述其数据处理能力，例如协处理器的抽象模型，不仅对接口的读写延迟 进行描述，同时对于不同计算模式、计算量和计算粒度的数据吞吐率等性能进行描述；(4) 虽然抽象模型主要应用于体系结构探索期，可以牺牲一定的精准度，保证探索的速度，以使 整个设计评估工作可以在合理的时间内完成。但是，抽象模型同样需要保证足够的精准度， 使动态仿真评估的结果具有可参考性，为体系结构优化提供可靠的依据。否则，过大的误差 将导致此工作的意义丧失。 设计空间定义模块20,用于根据SoC设计需求设置各个变量和各个变量对应的取 值范围。 这里，根据异构多核SoC的设计需求和实际工程的实现能力，设置各个变量和所 述各个变量对应的取值范围，从而确定设计空间。 性能指标评估模块30,用于根据所述各个变量和所述取值范围构建第一SoC结 构，并对所述第一SoC结构进行仿真评估和综合评估，从而获取所述SoC的性能指标。 这里，仿真评估是通过仿真软件，利用本系统的测试基准模块和监听模块收集SoC 体系结构仿真过程中的性能指标，性能指标包括：SoC运行benchmark时，SoC系统的工作 时间；SoC运行benchmark时，协处理器的工作时间；SoC总线吞吐率和使用率；关键路径的 1atency;外部高速存储器总线接口的访问冲突次数等。 综合评估是以确定的工艺库，配合时序约束完成逻辑综合，估计SoC的时序、面积 与功耗。具体为：⑴对于不变量的组件，例如主控处理器、协处理器、DMA控制器、低速10 等，提前离线综合评估，统计面积和功耗；(2)对于非探索重点的组件，其结构变化种类不 多，例如主控处理器配置协处理器的AXImatrix组件，其slaveport个数由协处理器的 个数决定，除此之外位宽频率等参数均为不变量，提前离线综合评估，统计面积和功耗；（3) 对于探索重点的组件，其结构和个数变化种类繁多，例如跨时钟频率和数据位宽的总线桥， 单独在线综合评估，统计面积和功耗；(4)SoC体系结构整体的面积和功耗评估，通过各个 小组件的相关性能指标加和估计而得，同时依据实验和工程经验，补充修正系数。这样的做 法难免会造成评估精度的损失，但是在评估速度上的提高是非常显著的。这在体系结构的 探索期，是完全可以接受的权衡；（5)鉴于SoC体系结构参数组合之间的独立性，系统通过 多进程并行综合评估，加速整个综合评估流程。 模型训练与探索模块40,用于利用性能指标和各个变量，通过机器学习算法进行 模型训练，获得预测模型或分类模型。 这里，预测模型可以是例如，但不限于，具体为M5P回归模型；分类模型可以是例 如，但不限于，具体为rankboost分类模型。 体系结构寻优模块50,用于利用预测模型或分类模型选取第二SoC结构。 这里，利用预测模型或分类模型快速探索更大的设计空间，并从第一SoC结构中 寻优选取满足各种性能指标的第二SoC结构。 图2为本专利技术实施例提供的抽象建模的协处理器模型示意图。 参照图2,抽象建模的协处理器包括寄存器配置单元1本文档来自技高网...

【技术保护点】
一种异构多核的SoC设计评估系统，其特征在于，所述系统包括：组件抽象建模模块，用于对总线的主从组件进行抽象建模，其中，所述主从组件包括协处理器；设计空间定义模块，用于根据片上系统SoC设计需求设置各个变量和所述各个变量对应的取值范围；性能指标评估模块，用于根据所述各个变量和所述取值范围构建第一SoC结构，并对所述第一SoC结构进行仿真评估和综合评估，从而获取所述SoC的性能指标；模型训练与探索模块，用于利用所述性能指标和所述各个变量，通过机器学习算法进行模型训练，获得预测模型或分类模型；体系结构寻优模块，用于利用所述预测模型或所述分类模型选取第二SOC结构。

【技术特征摘要】

【专利技术属性】
技术研发人员：林忱，杜学亮，
申请(专利权)人：中国科学院自动化研究所，
类型：发明
国别省市：北京;11