交叉栅结构MOSFET及多叉指栅结构MOSFET的版图设计制造技术

本发明专利技术提供一种交叉栅结构MOSFET及多叉指栅结构MOSFET的版图设计，所述交叉栅结构MOSFET的版图设计包括：半导体衬底、十字形交叉栅结构、源区及漏区；所述十字形交叉栅结构包括第一条状栅及与所述第一条状栅垂直的第二条状栅，所述第一条状栅及第二条状栅将所述半导体衬底隔成四个区域；所述源区及漏区交替排列于所述四个区域。本发明专利技术可以提高有源区的利用率，增加驱动电流，减小栅电阻，提高最大震荡频率；采用交叉栅结构，采用螺旋状分布源极与漏极，充分利用了版图面积，并可实现多叉指栅结构，可以满足设计电路对器件的需求；同时若对栅的连接采用四端连接时，可以有效的降低栅电阻，从而明显提高器件的功率增益与最大振荡频率。

【技术实现步骤摘要】

本专利技术涉及一种MOSFET版图设计，特别是涉及一种交叉栅结构MOSFET及多叉指 栅结构MOSFET的版图设计。
技术介绍
随着半导体技术的不断发展，金属氧化物半导体场效应晶体管（MOSFET)广泛应用 于集成电路设计中。MOSFET是压控器件，当栅极偏置电压高于器件的阈值电压时，MOSFET 沟道形成反型层，源极和漏极之间形成导电通道。当栅极电压低于阈值电压时，导电通道关 闭，器件截至。在器件导通时，在栅极或源极施加信号，漏极会有相应的信号输出。半导体 技术应用于射频
时，由于寄生效应，如寄生电阻、寄生电容的影响，会影响器件的 性能。半导体技术工艺的不断提高，使得器件的截止频率也不断提高。 射频技术往往要求较高的功率传输特性。最大震荡频率与寄生效应息息相关，尤 其是受栅电阻、源漏电阻等影响巨大。而寄生电阻的降低需要版图设计的不断优化。因此 对于在不断提高器件截至频率的同时，需要对版图进行优化，降低器件的寄生效应，不断提 高器件的功率增益与最大振荡频率。 鉴于现有技术中的以上缺陷，本专利技术的目的是提供一种十字形交叉栅结构MOSFET 及多叉指栅结构MOSFET的版图设计，以提高有源区的利用率，增加驱动电流，减小栅电阻， 提_最大震荡频率。
技术实现思路
鉴于以上所述现有技术的缺点，本专利技术的目的在于提供一种交叉栅结构MOSFET 及多叉指栅结构MOSFET的版图设计，以提高有源区的利用率，增加驱动电流，减小栅电阻， 提_最大震荡频率。 为实现上述目的及其他相关目的，本专利技术提供一种交叉栅结构MOSFET的版图设 计，所述版图设计包括： 半导体衬底、十字形交叉栅结构、源区及漏区； 所述十字形交叉栅结构包括第一条状栅及与所述第一条状栅垂直的第二条状栅， 所述第一条状栅及第二条状栅将所述半导体衬底隔成四个区域；所述源区及漏区交替排列 于所述四个区域。 作为本专利技术的交叉栅结构MOSFET的版图设计的一种优选方案，所述十字形交叉 栅结构的末端为两端互连、三端互连或四端互连。 作为本专利技术的交叉栅结构MOSFET的版图设计的一种优选方案，所述十字形交叉 栅结构包括结合于所述半导体衬底表面的介质层以及结合于所述介质层表面的电极层。 作为本专利技术的交叉栅结构MOSFET的版图设计的一种优选方案，所述源区及漏区 的形状为矩形。 作为本专利技术的交叉栅结构MOSFET的版图设计的一种优选方案，所述源区及漏区 的形状为沿所述十字形交叉栅结构的边缘分布的框形。 作为本专利技术的交叉栅结构M0SFET的版图设计的一种优选方案，各该源区通过金 属互联线短接，各该漏区通过金属互联线短接。 本专利技术还提供一种多叉指栅结构M0SFET的版图设计，包括： 半导体衬底、多叉指栅结构、源区及漏区； 所述多叉指栅结构包括第一条状栅及与所述第一条状栅垂直的多个第二条状栅， 所述第一条状栅及第二条状栅将所述半导体衬底隔成多个区域；所述源区及漏区交替排列 于所述多个区域。 作为本专利技术的多叉指栅结构M0SFET的版图设计的一种优选方案，所述多叉指栅 结构的多个末端为部分互连或全部互连。 作为本专利技术的多叉指栅结构M0SFET的版图设计的一种优选方案，所述多叉指栅 结构包括结合于所述半导体衬底表面的介质层以及结合于所述介质层表面的电极层。 作为本专利技术的多叉指栅结构M0SFET的版图设计的一种优选方案，各该源区通过 金属互联线短接，各该漏区通过金属互联线短接。 如上所述，本专利技术提供一种交叉栅结构M0SFET及多叉指栅结构M0SFET的版图设 计，所述交叉栅结构M0SFET的版图设计包括：半导体衬底、十字形交叉栅结构、源区及漏 区；所述十字形交叉栅结构包括第一条状栅及与所述第一条状栅垂直的第二条状栅，所述 第一条状栅及第二条状栅将所述半导体衬底隔成四个区域；所述源区及漏区交替排列于所 述四个区域。本专利技术相比普通的叉指型器件，可以提高有源区的利用率，增加驱动电流，减 小栅电阻，提高最大震荡频率；本专利技术采用交叉栅结构，采用螺旋状分布源极与漏极，尽可 能的充分利用了版图面积，并可实现多叉指(multi-finger)结构，可以满足设计电路对器 件的需求；同时对栅的连接，可以采用一端连接、两端连接、三端连接、四端连接等方式；采 用四端连接时，可以有效的降低栅电阻，因此可以明显提高器件的功率增益与最大振荡频 率。【附图说明】 图1显示为本专利技术的交叉栅结构M0SFET的版图设计的结构示意图。 图2显示为本专利技术图1中的交叉栅结构M0SFET的版图设计A-A'截面的结构示意 图。 图3显示为本专利技术图1中的交叉栅结构M0SFET的版图设计B-B'截面的结构示意 图。 图4显示为本专利技术的交叉栅结构M0SFET的版图设计的等效电路示意图。 图5显示为本专利技术的交叉栅结构M0SFET的版图设计另一种实施方案的结构示意 图。 图6显示为本专利技术的多叉指栅结构M0SFET的版图设计的结构示意图。 元件标号说明 【具体实施方式】 以下通过特定的具体实例说明本专利技术的实施方式，本领域技术人员可由本说明书 所揭露的内容轻易地了解本专利技术的其他优点与功效。本专利技术还可以通过另外不同的具体实 施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离 本专利技术的精神下进行各种修饰或改变。 请参阅图1~图6。需要说明的是，本实施例中所提供的图示仅以示意方式说明 本专利技术的基本构想，遂图式中仅显示与本专利技术中有关的组件而非按照实际实施时的组件数 目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其 组件布局型态也可能更为复杂。 实施例1 图1~图3显示为本实施例的交叉栅结构M0SFET的版图设计的结构示意图，其 中，图2为图1中A-A'截面的结构示意图，图3为图1中B-B'截面的结构示意图。 图4则显示为本实施例的交叉栅结构M0SFET的等效电路图。 如图1~图4所示，本实施例提供一种交叉栅结构M0SFET的版图设计，所述版图 设计包括： 半导体衬底、十字形交叉栅结构10、源区20及漏区30 ; 所述十字形交叉栅结构10包括第一条状栅101及与所述第一条状栅101垂直的 第二条状栅102,所述第一条状栅101及第二条状栅102将所述半导体衬底隔成四个区域； 所述源区20及漏区30交替排列于所述四个区域。 作为示例，所述半导体衬底可以为SOI衬底、体硅衬底、GaAs衬底、GaN衬底、InP 衬底等，在本实施例中，所述半导体衬底为SOI衬底，所述SOI衬底包括硅衬底90、埋氧层 80以及顶层硅。需要说明的是，一般地，本实施例的版图设计可以适用于基于各种材料衬底 的MOSFET设计。 作为示例，所述十字形交叉栅结构10的末端为两端互连、三端互连或四端互连。 在本实施例中，所述，所述十字形交叉栅结构10的末端为四端互连(该金属互连层未予图 示)，这种设计可以有效的降低栅电阻，可以明显提高器件的功当前第1页1 2 本文档来自技高网...

【技术保护点】
一种交叉栅结构MOSFET的版图设计，其特征在于，包括：半导体衬底、十字形交叉栅结构、源区及漏区；所述十字形交叉栅结构包括第一条状栅及与所述第一条状栅垂直的第二条状栅，所述第一条状栅及第二条状栅将所述半导体衬底隔成四个区域；所述源区及漏区交替排列于所述四个区域。

【技术特征摘要】

【专利技术属性】
技术研发人员：陈静，吕凯，罗杰馨，何伟伟，杨燕，柴展，王曦，
申请(专利权)人：中国科学院上海微系统与信息技术研究所，
类型：发明
国别省市：上海;31