低成本半导体器件制造方法技术

本发明专利技术提供了一种低成本半导体器件制造方法和使用该方法制造的半导体器件。该方法包括：在半导体衬底中形成多个本体区；在本体区中形成多个栅极绝缘层和多个栅电极；在衬底的整个表面中实施毯式离子注入以在不具有掩模的情况下在本体区中形成低浓度掺杂区(LDD区)；在栅电极的侧壁处形成间隔物；以及实施高浓度的离子注入以在LDD区周围形成高浓度的源极区和高浓度的漏极区。根据本实施例，器件具有良好的电特性，并且同时降低了制造成本。由于在形成高浓度的源极区和漏极区时实施倾斜和旋转共同注入，所以潜在地省去了LDD掩模步骤。

【技术实现步骤摘要】
【专利说明】相关申请的交叉引用本申请要求于2014年3月6日提交至韩国知识产权局的韩国专利申请第10-2014-0026362号的权益，其全部内容通过弓I用合并到本文中以用于所有目的。
以下描述涉及一种。以下描述还涉及一种通过减少在半导体器件制造过程中使用的掩模工艺步骤而具有降低的制造成本的半导体器件和这样的半导体器件的制造方法。
技术介绍
通常而言，各种半导体器件在一个衬底中的一次性制造工艺产生巨大的费用。产生这些费用是因为每次在制作各个器件时，在工艺流程中插入有数十个掩模。相应地，掩模步骤伴随有数十个光刻工艺和蚀刻工艺。这样的掩模工艺、光刻工艺和掩模工艺重复得越多，每个单位的制造成本增加得越多。为了生产成本显著较低的半导体器件或芯片，使掩模步骤的数目尽可能少是有帮助的。较详细地考虑了用于制造双极互补金属-氧化物-半导体(CMOS)-双扩散金属-氧化物-半导体(DMOS) (B⑶)类型的工艺流程技术，其将许多不同的有源器件和无源器件集成在一个衬底上，用于模拟应用和功率管理应用。B⑶由双极功率器件、CMOS功率器件、DMOS功率器件、无源器件和互连器件的组合构成。在BCD技术中采用集成的器件结构的一个实施例是全隔离横向η沟道金属-氧化物-半导体场效应晶体管(MOSFET) (nLDMOS)。一种使用LDMOS器件、双极器件、CMOS器件、一种栅极氧化物、一种多晶娃栅极和三层金属层的B⑶流式架构(flow architecture)(对于一种多晶硅栅极和三层金属而言，整体上称为1P3M流)，可能需要超过20个的掩模层。例如，这样的架构通常使用22至23个掩模层。由于使用了这么多掩模层和其他相关的必要工艺，因此所得到的晶片的成本高。在B⑶、BiCMOS和CMOS技术中，为了解决日益增加的制造成本的挑战，可以最小化掩模操作的数目。此处，BiCMOS是将双极结型晶体管和CMOS晶体管集成到单集成电路器件中的先进的半导体技术。如果将制造工艺分解成单独的模块，则最标准的技术使用单独并且专用的N沟道低掺杂漏极(NLDD)掩模和P沟道低掺杂漏极(PLDD)掩模以及注入操作以分别形成N沟道器件和P沟道器件的低掺杂漏极(LDD)延伸部。形成用于NMOS的LDD (低掺杂漏极)区需要NLDD掩模；形成用于PMOS的LDD区必然需要PLDD掩模。因此，如果能够减少用于形成NMOS晶体管和PMOS晶体管的LDD的这样的LDD掩模的数量，则制造成本可以降低。此外，期望的是使nLDMOS的击穿电压(BVdss)最大化，使导通状态下漏极_源极的电阻(Rd_)最小化，并且还使其制造成本最小化。期望构造具有这些方面的器件是因为这些方面提高了器件的性能和可靠性同时保持成本可控。然而，例如，在BCD器件(例如，用于DC-DC或DC-AC高电流转换器的功率器件)中，不存在满足刚才讨论的所有要求和目标的已知的B⑶工艺技术。
技术实现思路
提供本
技术实现思路
以用简化的形式介绍在下面的【具体实施方式】中进一步描述的一系列概念。本
技术实现思路
并非旨在确定所要求保护的主题的关键特征和基本特征，也并非旨在用作在确定所要求保护的主题的范围时的辅助。在一个一般性方面中，一种制造半导体器件的方法包括:在半导体衬底中制备第一区和第二区；在第一区中形成具有高浓度掺杂剂的第一本体区以形成高阈值电压器件；在第二区中形成具有低浓度掺杂剂的第二本体区以形成低阈值电压器件；在第一本体区和第二本体区之上形成栅电极；将第二导电类型的掺杂剂毯式(或无掩模，blanket)注入到第一本体区和第二本体区中以形成低掺杂漏极(LDD)区；形成紧邻栅电极的间隔物；以及源极-漏极注入第二导电类型的掺杂剂以形成在间隔物之下延伸的低掺杂延伸部和低电阻的源极/漏极区，其中，源极-漏极注入包括倾斜和旋转注入，并且其中，毯式注入和源极-漏极注入足以补偿足够的高阈值电压器件的第一本体区，以确保在源极/漏极区与沟道区之间的低电阻连接。毯式注入可以具有IEll离子cm_2至5E13离子cm_2的低剂量。源极-漏极注入还可以包括实施相对于半导体衬底的表面基本垂直的第一剂量的注入。倾斜和旋转注入可以包括以相对于半导体衬底的表面的倾斜角度的低于第一剂量的第二剂量注入，以在间隔物之下形成低电阻连接。第一剂量可以为5E14尚子cm 2至1E16尚子cm 2,并且第二剂量可以为1E12尚子cm_2 至 1E14 离子 cm_2。毯式注入在形成低掺杂漏极区时可以略去所有的掩模操作。在另一个一般性方面中，一种半导体结构包括:在半导体衬底中的第一区和第二区；位于第一区中的横向双扩散金属-氧化物-硅(LDMOS)器件；形成在第一区中的具有第二导电性的第一埋层；形成在第一埋层上的具有第一导电性的第二埋层；形成在第二埋层上的具有第二导电性的漂移区；形成为与漂移区相邻的高浓度的第一本体区；形成在漂移区和第一本体区之上的第一栅电极；形成为紧邻栅电极的间隔物；形成为在间隔物之下延伸的低掺杂延伸部和低电阻的源极区；形成在第一本体区中的具有第一导电性的本体接触区；与源极区间隔开的低电阻的漏极区；形成在源极区与漏极区之间的第一本体区中的沟道区；以及在源极区、漏极区与沟道区之间的低电阻连接。该结构还可以包括在第二区中的低阈值电压器件和在第二区中的低浓度的第二本体区。在相同的掩模操作期间，漂移区与第二埋层可以以自对准的方式形成。低电阻连接可以通过毯式注入操作和源极/漏极的倾斜和旋转注入操作形成。在另一个一般性方面中，一种制造半导体器件的方法包括:在半导体衬底中制备第一区和第二区；在第一区中形成具有高浓度掺杂剂的第一本体区以形成高阈值电压器件；在第二区中形成具有低浓度掺杂剂的第二本体区以形成低阈值电压器件；在第一本体区和第二本体区之上形成栅电极；将第二导电类型的掺杂剂毯式注入到第一本体区和第二本体区中以形成低掺杂漏极(LDD)区；紧邻栅电极形成间隔物；以及源极-漏极注入第二导电类型的掺杂剂以形成在间隔物之下延伸的低掺杂延伸部和低电阻的源极/漏极区。源极-漏极注入可以包括倾斜和旋转注入。倾斜和旋转注入可以包括以相对于半导体衬底的表面的倾斜角度的低于第一剂量的第二剂量注入，以在间隔物之下形成低电阻连接。第一剂量可以为5E14尚子cm 2至1E16尚子cm 2,并且第二剂量可以为1E12尚子cm_2 至 1E14 离子 cm_2。毯式注入和源极-漏极注入可以足以补偿足够的高阈值电压器件的第一本体区，以确保在源极/漏极区与沟道区之间的低电阻连接。毪式注入可以具有IEll离子CnT2至5E13离子cnT2的低剂量。源极-漏极注入还可以包括实施相对于半导体衬底的表面基本垂直的第一剂量的注入。毯式注入在形成低掺杂漏极区时可以略去所有的掩模操作。根据本实施例，省略NLDD掩模和PLDD掩模，并且实施N型掺杂剂毯式离子注入。因此，使所需要的掩模数目最小化。由于在实施例中使用的替代方法，所以通过减少掩模的数量，在实现期望的电特性的同时，也降低了制造成本。也就是说，根据本实施例，在制造MOSFET结构(例如，与具有高性能特性的CMOS模块一起制作的LDM0S)的过程中，提供了一种将这样的器件集成在一起同时维持低成本的B⑶技术。其他特征和方面从以下的【具本文档来自技高网...

【技术保护点】
一种制造半导体器件的方法，所述方法包括：在半导体衬底中制备第一区和第二区；在所述第一区中形成具有高浓度掺杂剂的第一本体区以形成高阈值电压器件；在所述第二区中形成具有低浓度掺杂剂的第二本体区以形成低阈值电压器件；在所述第一本体区和所述第二本体区之上形成栅电极；将第二导电类型的掺杂剂毯式注入到所述第一本体区和所述第二本体区中以形成低掺杂漏极(LDD)区；紧邻所述栅电极形成间隔物；以及源极‑漏极注入第二导电类型的掺杂剂以形成在所述间隔物之下延伸的低掺杂延伸部和低电阻的源极/漏极区，其中，所述源极‑漏极注入包括倾斜和旋转注入，并且其中，所述毯式注入和所述源极‑漏极注入足以补偿足够的所述高阈值电压器件的所述第一本体区，以确保在所述源极/漏极区与沟道区之间的低电阻连接。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：弗朗索瓦·赫伯特，方演燮，柳惟信，赵城敏，金胄浩，
申请(专利权)人：美格纳半导体有限公司，
类型：发明
国别省市：韩国;KR