本发明专利技术提供了一种锗的外延生长方法，包括以下步骤：a.提供反应腔，并对其进行预清洗，清洁腔体表面覆盖的薄膜；b.传输硅片至反应腔中；c.对所述硅片进行前烘，即在1060℃中放置120秒，去除硅片表面的自然氧化层；d.生长锗，生长过程包括以下步骤：d1.在硅片表面进行锗种子层淀积，形成锗种子层；d2.对所述锗种子层进行快速热退火；d3.在所述锗种子层表面淀积锗，形成锗膜；d4.对所述锗膜进行恒温退火；e.传输硅片出腔体。本发明专利技术提供的方法在Si衬底上外延一层Ge，可以在和目前Si工艺兼容的情况下引入高迁移率材料，同时方法简单且成本较低，有效地改善了器件性能而不增加工艺复杂度。
【技术实现步骤摘要】
本专利技术涉及一种薄膜生长方法，特别地，涉及一种高质量纯错薄膜的生长方法。 技术背景 当前通过单一缩减特征尺寸来降低成本的方法已经遇到了瓶颈，特别是当特征尺 寸降至150nmW下时，很多物理参数不能按比例变化，例如娃禁带宽度Eg、费米势(pF、巧面 态及氧化层电荷Qox、热电势VtW及pn结自建势等等，该些将影响按比例缩小的器件性能。 为了进一步改进器件性能，人们将应力引入M0SFET沟道区，用来改善载流子的迁 移率，提升器件性能。例如表1中所示： 如果在传统的Si衬底中使用纯错材料作为M0S管沟道，我们可W看出，电子的迁 移率是Si材料的2. 4倍，空穴的迁移率是Si材料的4. 4倍，但是在随着集成电路1C工艺 技术节点的下降和尺寸的缩小，M0S管的驱动电流远达不到具体工艺节点电源电压所要求 的值，特别是到了 16&14皿工艺节点W下，Si材料载流子迁移率的退化严重，无法适用于器 件性能的需求，新材料错的应用势在必行，而且错材料和现行的及可预料的娃制造工艺相 兼容，并能在16&14nm工艺技术代W下引入并用于提升PM0S载流子空穴的迁移率，另III-V 族化合物GaAs，InAs，In訊在提升NM0S晶体管电子的迁移率也将有非常广泛的用途。
技术实现思路
本专利技术提供了一种使用在娃衬底上面外延生长纯Ge的方法，而且可W通入不同 的惨杂的气体，可W实现P型或N型的惨杂，为制造1C先进制造工艺M0S晶体管提供高质 量的纯Ge薄膜。具体的，该方法包括W下步骤：a.提供反应腔，并对其进行预清洗，清洁腔体表面覆盖的薄膜；[000引 b.传输娃片（100)至反应腔中；[000引 C.对所述娃片（100)进行前烘，即在1060°C中放置120砂，去除娃片（100)表面 的自然氧化层； d.生长错，生长过程包括W下步骤： dl.在娃片（100)表面进行错种子层淀积，形成错种子层（110); d2.对所述错种子层（110)进行快速热退火； d3.在所述错种子层（110)表面淀积错，形成错膜（120); d4.对所述错膜（120)进行恒温退火；e.从传输娃片（100)出腔体。 其中，在步骤b中，前烘的温度为106(TC，时间为120砂。 其中，步骤dl的具体过程为：在温度为350~42(TC，压力为lOTorr的条件下， W&作为装载气体，在反应腔中通入GeH4或者GesHe，其中馬流量为10-180slm，优选值为 20slm;GeH4或者Ge2册在&中的比例为10%，其流量为20-500sccm，优选值为450sccm; 反应时间为l〇-20min,优选值为15min。 其中，步骤d2中快速热退火的反应温度为78(TC，且不限定升温速率；反应压力为 lOTorr化流量为10-180slm，优选值为20slm;反应时间为2min。 其中，步骤d3中错淀积的反应温度为500-70(TC，优选值为65(TC;反应压力为 lOTorr化流量为10-180slm，优选值为20slm;GeH4或者Ge2册在&中的比例为10 %，其 流量为20-500sccm，优选值为450sccm;反应时间为10-20min，优选值为15min〇 其中，在步骤d3中可W通入P型惨杂或者N型惨杂的气体进行错薄膜的原位惨 杂。 其中，所述P型惨杂气体可W是B2册等，所述N型惨杂气体可W是P册，AS册等。 其中，步骤d4中恒温退火的反应温度为825°C°C;反应压力为lOTorr化流量为 10-180slm,优选值为20slm;反应时间为30-40min,优选值为40min。 本专利技术提供的方法在Si衬底上外延一层Ge，可W在和目前Si工艺兼容的情况下， 引入高迁移率材料的同时，方法简单，成本较低，有效地改善了器件性能而不增加工艺复杂 度。【附图说明】 通过阅读参照W下附图所作的对非限制性实施例所作的详细描述，本专利技术的其它 特征、目的和优点将会变得更明显：图1是根据本专利技术的错的外延生长方法的一个【具体实施方式】的流程图； 图2~图5为根据本专利技术的一个【具体实施方式】按照图1示出的流程生长错膜过程 中各个制造阶段的剖视结构示意图。 附图中相同或相似的附图标记代表相同或相似的部件。【具体实施方式】 本专利技术提供了一种使用在娃衬底上面外延生长纯Ge的方法，为制造1C先进制造 工艺MOS晶体管提供高质量的纯Ge薄膜。为使本专利技术的目的、技术方案和优点更加清楚， 下面将结合附图对本专利技术的实施例作详细描述。 下面详细描述本专利技术的实施例，所述实施例的示例在附图中示出，其中自始至终 相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附 图描述的实施例是示例性的，仅用于解释本专利技术，而不能解释为对本专利技术的限制。 下文的公开提供了许多不同的实施例或例子用来实现本专利技术的不同结构。为了简 化本专利技术的公开，下文中对特定例子的部件和设置进行描述。当然，它们仅仅为示例，并且 目的不在于限制本专利技术。此外，本专利技术可W在不同例子中重复参考数字和/或字母。该种重 复是为了简化和清楚的目的，其本身不指示所讨论各种实施例和/或设置之间的关系。此 夕F，本专利技术提供了的各种特定的工艺和材料的例子，但是本领域普通技术人员可W意识到 其他工艺的可应用于性和/或其他材料的使用。应当注意，在附图中所图示的部件不一定 按比例绘制。本专利技术省略了对公知组件和处理技术及工艺的描述W避免不必要地限制本发 明。 参考图1，图1是根据本专利技术的M0S器件结构的制造方法的一个【具体实施方式】的流 程图，该方法包括： 步骤S101，提供反应腔，并对其进行预清洗，清洁腔体表面覆盖的薄膜； 步骤S102,传输娃片100至反应腔中； 步骤S103,对所述娃片100进行前烘，即在106(TC中放置120砂，去除娃片100表 面的自然氧化层；步骤S104,生长错膜； 步骤S105,传输娃片100出腔体。 下面结合图2至图5对步骤S101至步骤S105进行说明，图2~图5为根据本发 明的一个【具体实施方式】按照图1示出的流程生长错膜过程中各个制造阶段的剖视结构示 意图。需要说明的是，本专利技术各个实施例的附图仅是为了示意的目的，因此没有必要按比例 绘制。 在本实施例中，我们采用的外延生长设备是ASM公司的E200化lusRPCVD(减压化 学气相沉积），接下来各步骤中的操作都是针对此设备而言，但是本领域普通技术人员可W 意识到其他设备的可应用于性。 在步骤S101中，提供反应腔，并对腔体进行预清洗，W去除腔体覆盖的薄膜。在步 骤S102中，将娃片传送至腔体中。本实施例中，装片过程是全自动完成的，具体步骤如下： 腔体加热模式设定为不加热，自动打开腔体口，腔体内的石墨基座停止转动，石英手臂将衬 底晶圆送入腔体，放置在石墨基座上，关闭腔口，完成装片。 在步骤S103中，当前第1页1 2 本文档来自技高网...
【技术保护点】
一种锗的外延生长方法，包括以下步骤：a.提供反应腔，并对其进行预清洗，清洁腔体表面覆盖的薄膜；b.传输硅片(100)至反应腔中；c.对所述硅片(100)进行前烘，即在1060℃中放置120秒，去除硅片(100)表面的自然氧化层；d.生长锗，生长过程包括以下步骤：d1.在硅片(100)表面进行锗种子层淀积，形成锗种子层(110)；d2.对所述锗种子层(110)进行快速热退火；d3.在所述锗种子层(110)表面淀积锗，形成锗膜(120)；d4.对所述锗膜(120)进行恒温退火；e.传输硅片(100)出腔体。
【技术特征摘要】
【专利技术属性】
技术研发人员：王桂磊，赵超，
申请(专利权)人：中国科学院微电子研究所，
类型：发明
国别省市：北京;11
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。