栅介质层的形成方法和MOS晶体管的形成方法技术

一种栅介质层的形成方法和MOS晶体管的形成方法。其中，所述栅介质层的形成方法包括：提供第一半导体衬底；在所述第一半导体衬底上形成界面层；在所述界面层上形成金属层；在所述金属层上形成高K介质层；进行退火处理，所述界面层与所述第一半导体衬底接触的部分在所述退火处理过程中被还原为硅，并与所述第一半导体衬底构成第二半导体衬底，所述界面层的厚度减薄。所述方法能够减小EOT，并且，所述形成方法形成的所述界面层致密度和均匀度更好，从而在相同的栅介质层厚度情况下，栅介质层的介电常数更大，使相应的半导体结构性能提高。

【技术实现步骤摘要】

本专利技术涉及半导体制造领域，尤其涉及一种栅介质层的形成方法和MOS晶体管的形成方法。
技术介绍
随着半导体工艺技术节点的减小，传统的二氧化硅栅介质层和多晶硅栅电极层的金属-氧化物-半导体场效应晶体管（metal-oxide-semiconductor Field-Effect-Transistor，MOSFET，以下简称MOS晶体管）器件出现了漏电量增加和栅极层损耗等问题。为解决这些问题，现有技术中提出了采用高K（high K，HK）材料代替二氧化硅制作栅介质层，即高K介质层，并采用金属材料代替多晶硅制作栅电极层（metal gate，MG），即金属栅极，此结构简称为HKMG。然而，使用高K介质层的缺点在于，高K介质层的界面品质较差，如果直接在半导体衬底上形成高K介质层，较差品质的界面容易削弱最终形成的MOS晶体管的电学性能。为此，现有方法通常在半导体衬底与高K介质层之间设置界面层（interfacial layer，IL），界面层不仅能在半导体衬底和界面层之间提供较佳品质的界面，还能在高K介质层和界面层之间提供较佳品质的界面，从而改善了高K介质层与半导体衬底之间的界面特性。这里将界面层和高K介质层等位于金属栅极与半导体衬底（沟道区）之间的叠层称为栅介质层，下同。请参考图1和图2，示出了现有栅介质层的形成方法各步骤对应的结构示意图。请参考图1，提供半导体衬底100，在半导体衬底100上形成界面层110。现有方法中通常采用低温（low temperature）快速热氧化方法（low temperature Rapid Thermal Oxidation，RTO）或者化学氧化法（Chemical Oxidation）直接形成界面层110。请参考图2，在界面层110上形成高K介质层120，界面层110和高K介质层120均为栅介质层的一部分。随着半导体器件尺寸减小，MOS晶体管器件存在着非常严重的短沟道效应，为防止短沟道效应，并提高金属栅极对沟道的控制能力，MOS晶体管中栅介质层的等效氧化层厚度（Equivalent Oxide Thickness，EOT）通常不得超过1nm。因此，界面层110作为栅介质层的其中一部分，其厚度必须较小。但是直接形成厚度较小且质量较好的界面层110是十分困难的。现有方法形成的界面层110质量通常很差，导致MOS晶体管的性能下降。此外，在栅介质层的形成工艺中，通常还必须采用退火工艺，所述退火工艺会致使界面层110被氧化而导致其厚度增大，进一步加剧了MOS晶体管性能的下降。因此，需要一种新的栅介质层的形成方法和MOS晶体管的形成方法，以提高界面层的质量，减小界面层的厚度，从而减小EOT，提高MOS晶体管的性能。
技术实现思路
本专利技术解决的问题是提供一种栅介质层的形成方法和MOS晶体管的形成方法，以提高界面层的质量，减小界面层的厚度，从而减小EOT，提高MOS晶体管的性能。为解决上述问题，本专利技术提供一种栅介质层的形成方法，包括：提供第一半导体衬底；在所述第一半导体衬底上形成界面层；在所述界面层上形成金属层；在所述金属层上形成高K介质层；进行退火处理，所述界面层与所述第一半导体衬底接触的部分在所述退火处理过程中被还原为硅，并与所述第一半导体衬底构成第二半导体衬底，所述界面层的厚度减薄。可选的，所述金属层的材料包括铪、镧、铝、锆、钛、钡或钇中的至少一种。可选的，所述金属层厚度为可选的，所述退火处理采用的温度为500℃～700℃，所述退火处理进行的时间为10s～60s。可选的，所述退火处理采用的保护气体为氮气、氦气、氖气或者氩气，所述退火处理采用的压强为500Torr～1000Torr。可选的，所述界面层初始厚度为进行所述退火处理之后所述界面层的剩余厚度为所述初始厚度的40%～60%。可选的，所述金属层采用物理气相沉积法形成。可选的，所述界面层采用热氧化生长法或者化学氧化法形成。可选的，所述高K介质层的材料包括氧化铪、氧化镧、氧化锆、氧化钛、氧化钽或者氧化钇中的至少一种。为解决上述问题，本专利技术还提供了一种MOS晶体管的形成方法，包括：提供第一半导体衬底；在所述第一半导体衬底上形成界面层；在所述界面层上形成金属层；在所述金属层上形成高K介质层；进行退火处理，所述界面层与所述第一半导体衬底接触的部分在所述退火处理过程中被还原为硅，并与所述第一半导体衬底构成第二半导体衬底，所述界面层的厚度减薄；在所述退火处理之后，在所述高K介质层上形成金属栅极。与现有技术相比，本专利技术的技术方案具有以下优点：本专利技术的技术方案中，在界面层和高K介质层之间形成金属层，并且对所述界面层、所述金属层和所述高K介质层进行退火处理，所述界面层与所述第一半导体衬底接触的部分在所述退火处理过程中被还原为硅，因此界面层的厚度减小，并且此部分硅与所述第一半导体衬底一同构成第二半导体衬底，不影响器件结构。所述金属层被氧化形成金属氧化物层，此金属氧化物层转化为高K介质层的一部分，因此高K介质层的厚度增大。虽然从总体上看，所述界面层的厚度减小，所述高K介质层的厚度增大，并且界面层的厚度减小值与高K介质层的厚度增大值大致相等，但是EOT通常等于界面层厚度加上五分之一的高K介质层厚度，因此，总体而言EOT减小，提高了MOS晶体管的性能。并且，所述形成方法形成的所述界面层致密度和均匀度更好，从而在相同的栅介质层厚度情况下，栅介质层的介电常数更大，使相应的半导体结构性能再次提高。进一步，界面层的初始厚度为界面层的初始厚度不能太大，否则会削弱高K介质层作为栅介质层的优越性。另外，如果界面层太厚，会增加EOT，以致相应半导体器件的驱动电流减小。因此氧化硅或氮氧化硅界面层的厚度选择小于但是，为了保证所形成的界面层的质量较好，通常其厚度需要达到以上。进一步，金属层厚度为如果金属层厚度太小，则退火处理过程中，能够还原的界面层厚度太小，因此，通过退火处理对界面层的厚度减薄有限，达不到将EOT减小到所需值的要求。如果金属层太厚，在退火处理之后，可能仍然有金属层剩余，导致栅介质层形成失败。进一步，退火处理采用的温度为500℃～700℃。通常高K介质层的材料为非晶态，如果温度高于700℃，高K介质层会转化为晶体，导致高K介质层的性质发生变化，而如果温度低于500℃，则达不到金属层与界面本文档来自技高网...

【技术保护点】
一种栅介质层的形成方法，其特征在于，包括：提供第一半导体衬底；在所述第一半导体衬底上形成界面层；在所述界面层上形成金属层；在所述金属层上形成高K介质层；进行退火处理，所述界面层与所述第一半导体衬底接触的部分被还原为硅，并与所述第一半导体衬底构成第二半导体衬底，所述界面层的厚度减薄。

【技术特征摘要】
1.一种栅介质层的形成方法，其特征在于，包括：
提供第一半导体衬底；
在所述第一半导体衬底上形成界面层；
在所述界面层上形成金属层；
在所述金属层上形成高K介质层；
进行退火处理，所述界面层与所述第一半导体衬底接触的部分被还原为
硅，并与所述第一半导体衬底构成第二半导体衬底，所述界面层的厚度减薄。
2.如权利要求1所述的栅介质层的形成方法，其特征在于，所述金属层的材
料包括铪、镧、铝、锆、钛、钡或钇中的至少一种。
3.如权利要求1所述的栅介质层的形成方法，其特征在于，所述金属层厚度
为4.如权利要求1所述的栅介质层的形成方法，其特征在于，所述退火处理采
用的温度为500℃～700℃，所述退火处理进行的时间为10s～60s。
5.如权利要求1所述的栅介质层的形成方法，其特征在于，所述退火处理采
用的保护气体为氮气、氦气、氖气或者氩气，所述退火处理采用的压强为
500Torr～1000Torr。
6.如权利要求1所述的栅介质层的形成方法，其特...

【专利技术属性】
技术研发人员：刘海龙，
申请(专利权)人：中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：上海;31