本发明专利技术属于集成电路技术领域，涉及一种低功耗基准电压源，包括由增强型MOS管与耗尽型NMOS管组成的三级放大器电路以及启动电路；所述三级放大器电路包括：第一级放大器电路、第二级放大器电路和第三级放大器电路。其特点是：输出端VREF的电压与电源电压VDD无关，不随VDD的变化而改变；利用增强型管与耗尽型管的阈值具有相反的温度特性，使VREF的电压不随温度而变化；利用栅源短接的耗尽型NMOS管的导通电阻极大的特点，使电路的工作电流非常小，具有极低的静态功耗。由此本发明专利技术采用耗尽型MOS管和强型管MOS管组合的方式，产生了不随电源电压和温度变化的高精度低功耗的基准电压源电路。
【技术实现步骤摘要】
本专利技术属于集成电路
，设及一种低功耗基准电压源。
技术介绍
众所周知，在所有设及模拟电路设计的方案中，都会有一个基准电压源电路，为巧 片中的其他模块提供不随电源电压和温度变化的稳定的电压源。目前普遍采样基准电压源 是带隙基准电压源结构，但是功耗往往比较大，约几十个uA，很难满足低功耗设计（功耗小 于0.5uA)的要求。如果要减小功耗，必须用到高阻值的电阻和大尺寸的M0S管，势必会增 加巧片面积。 现有技术多采用带隙电压作为基准电压源，带隙基准电压源电路虽然能在提供一 个稳定的基准电压，但是也存在固有的缺陷： 1.带隙基准电压源中包含有运算放大器，该种结构功耗一般约几十uA，无法实现 低功耗； 2.带隙基准电压源中的运算放大器W及S极管和高阻值电阻会占用很大的面积， 不利于高度集成的低成本解决方案；
技术实现思路
本专利技术的目的在于提供一种低功耗基准电压源。它能在提供不随电源电压和温度 变化的基准电压的同时，实现了低于0. 5uA的超低功耗。 为解决上述技术问题，本专利技术的实施例提供技术方案如下： 低功耗基准电压源包括：由增强型M0S管与耗尽型NM0S管组成的S级放大器电路 W及启动电路； 所述第一级放大器是第一增强型NM0S共源极放大器电路，栅漏短接的第一PM0S 管和第=PM0S管串联并作为放大器负载，第一PM0S漏极做为输出端； 所述第二级放大器电路是由第二PM0S管和第四PM0S管组成的共源共栅放大器电 路，第二PM0S管的栅极做输入并接第一级放大器的输出，栅源短接的第一耗尽型NM0S管作 为放大器负载，第四PM0S漏极为输出端； 所述第=级放大器电路是由第五PM0S管和第六PM0S管组成的共源共栅放大器电 路，第五PM0S管栅极做输入并接第二级放大器的输出，栅源短接的第二耗尽型NM0S管作 为放大器负载，第二耗尽型NM0S漏极为电路输出端VREF并且接到第一级放大器的输入端， 输出端VREF连接对GND的补偿和滤波第一电容。 启动电路为^级放大器提供启动电流，由第^;：PM0S管和第八PM0S管^及第^耗 尽型NM0S管组成；第走PM0S管栅极为输入端，它接到第一级放大器输出端，栅源短接的第 =耗尽型NM0S管作为第^;：PM0S管的负载，第八PM0S管栅极连接到第^;：PM0S管的漏极，第 八PM0S管源极接V孤，漏极连接到第一级放大器输入端，为第一级放大器提供一个上拉的 启动电流。 本专利技术由于采用了上述的技术方案，使之与现有技术相比，具有W下的优点和积 极效果： 1.本专利技术由于采用耗尽型M0S管代替高阻值电阻，而栅源短接的耗尽型M0S管的 导通电阻极大，实现电路极低功耗； 2.本专利技术由于采用增强型M0S管和耗尽型M0S管，其阔值具有相反的温度特性，可 得到低温漂的基准电压值； 3.本专利技术由于未用到高阻值电阻及运算放大器，版图面积很小，有利于实现电路 的高集成度。【附图说明】 图1是本专利技术所述低功耗基准电压源的一种【具体实施方式】电路原理图。【具体实施方式】 如图1所示，本专利技术所述低功耗基准电压源包括；增强型NM0S管N1、增强型PM0S 管P1~P7,耗尽型NM0S管D1~D2W及补偿电容C1，第一PM0S管P1、第二PM0S管P2、第 五PM0S管P5、第^;：PM0S管P7的源端接电源VDD，P1的栅端和漏端短接并连接P2、P7的栅 端和第SPM0S管P3的源端，P2的漏端接第四PM0S管P4的源端，P3的栅端和漏端短接并 连接P4和P6的栅端和N1的漏端，第一增强型NM0S管N1的源端接地，P4的漏端接第一耗 尽型NM0S管D1的漏端和P5的栅端，第一耗尽型NM0S管D1和第二耗尽型NM0S管D2的栅 端和源端短接并连接到地端GND，P5漏端接第六PM0S管P6的源端，P6的漏端接N1的栅端 和D2、补偿电容C1正端和输出端VREF，C1的负端接GND。 所述第走PM0S管的源极和栅极分别连接电源端和地，启动电阻连接在第走PM0S 管的漏极和地之间，所述第走PM0S管的漏极连接第一增强型NM0S管的栅极 本电路可W分为两部分；第一部分是由P1~P6W及N1、D1、D2和C1组成的基准 电压源主电路；第二部分是由P7和启动电阻R组成的启动电路。本专利技术的工作原理是： 第一部分电路：实现了在输出端V服F得到基准电压源的输出，由=级放大器组 成：第一级由P1、P3和N1组成的NM0S共源极放大器；第二级由P2、P4和D1组成的PM0S 共源共栅放大器；第=级由P5、P6和D2组成的PM0S共源共栅放大器。第=极的输出VREF 信号又连接到第一级的输入，形成了一个负反馈环路，可W增强输出基准电压VREF的稳定 性。每一级采用了双PM0S管的共源共栅结构，提高了环路电压放大倍数和电源抑制比。电 容C1的作用是提高环路的稳定性。VREF的电压计算过程为： 由图1可知，输出端VREF的电压等于N1管的栅源电压，即 VREF=Vgsnl(式 3) 由于P1和P2组成了电流源电路，因此第一级放大器和第二级放大器的电流相同， 即[002引Ini=Idi(式 4)[002引 由于N1和D1都工作在饱和区，因此(式W(式 6) 其中，u表示载流子迁移率，Cox表示栅氧化层电容，将式5、式6代入式4得到(式 7) 将式7代入式3得到(式 8)[003引从式8中可W看出，输出基准电压VREF只与N1和D1的阔值电压及宽长比（W/L) 有关，与电源电压无关。要使VREF不随温度改变，式8对温度求导的结果应为0,可得(式 9) 由于CMOS工艺所限定，式9中的耗尽管D1的阔值电压IVthdll是正温度系数值， 增强型管N1的阔值电压Vthnl是负温度系数值，因此IVthd I |ZCT是正常数、vthnIZCT 是负常数，由式9可得，(式 10) 因此，只要D1和N1的（W/L)比值满足式10要求，就可W使VREF的电压值不随温 度变化，实现精确的基准电压输出。[003引 由于本基准电压源产生电路是一个自偏置的电压源，它有两个工作平衡点，一个 是零点，另一个是非零点，即电路环路可W稳定在零电压值或者一个非零的电压值。为了使 电路正常工作时工作平衡点是非零点，必须加启动电路为电路注入电流，因此就需要本电 路中的第二部分电路，即启动电路。 启动电路的工作原理是：当VDD上电后，P7的栅极接地导通，通过启动电阻R为N1 栅极充电，当N1栅极电压上升到NM0S管的开启电压时，N1导通，电路开始正常工作。 整个电流的功耗由S级放大器和启动电路的工作电流组成。而每级的工作电流由 栅源短接的耗尽管决定，其中第一级和第二级放大器工作电流由D1的宽长比决定，第=级 放大器工作电流由D2的宽长比决定，启动电路的工作电流由启动电阻R3的阻值决定。只 要选择小的宽长比，就可W得到极小的工作电流。本设计把每一级的电流限制在0.luA，因 此电路的整体功耗小于0. 5uA。 上述实施例仅说明本专利技术的技术构思和特点，其目的是在于让熟悉此项技术的人 ±能够了解本专利技术的内容并据W实施，并不能W此限制本专利技术的保护范围。凡根据本专利技术 精神实质所做的等效变化或修饰，如把=级放大器变为两级、或者把共源共栅放大器变为 普通的共源本文档来自技高网...
【技术保护点】
低功耗基准电压源，包括：由增强型MOS管与耗尽型NMOS管组成的三级放大器电路以及启动电路；所述三级放大器电路包括：第一级放大器电路、第二级放大器电路和第三级放大器电路；所述第一级放大器是第一增强型NMOS共源极放大器电路，栅漏短接的第一PMOS管和第三PMOS管串联并作为放大器负载，第一PMOS漏极做为输出端；第一增强型NMOS管连接第三PMOS管漏极，所述启动电路用于开启第一增强型NMOS管；所述第二级放大器电路是由第二PMOS管和第四PMOS管组成的共源共栅放大器电路，第二PMOS管的栅极做输入并接第一级放大器的输出，栅源短接的第一耗尽型NMOS管作为放大器负载，第四PMOS漏极为输出端；所述第三级放大器电路是由第五PMOS管和第六PMOS管组成的共源共栅放大器电路，第五PMOS管栅极做输入并接第二级放大器的输出端，栅源短接的第二耗尽型NMOS管作为放大器负载，第二耗尽型NMOS漏极为电路输出端，并且接到第一级放大器的输入端。
【技术特征摘要】
【专利技术属性】
技术研发人员：陈雪松，易坤，高继，赵方麟，
申请(专利权)人：成都岷创科技有限公司，
类型：发明
国别省市：四川;51
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。