本发明专利技术提供了一种字线电压转换驱动电路，包括对输入信号进行采样的主从触发器；根据所述主从触发器输出的反相信号对输入的电压进行电压转换的电平升压转换电路；将所述电平升压转换电路输出信号中的一个与控制信号进行逻辑运算的逻辑门电路；和电压逻辑传输选择驱动电路，配置为根据其内部端口输入的信号及所述逻辑门电路和所述电平升压转换电路输出的信号，得到驱动字线的电平信号。该电路在选择FLASH存储单元多条字线中的其中一条进行驱动时，可以快速准确地提供该字线所需要的三种电平，有效地克服字线串扰特性，保证系统的可靠性，最大限度地满足多种基于FLASH的FPGA系统中的电压转换驱动模块，具有结构简单、使用方便等优点。
【技术实现步骤摘要】
本专利技术设及数字电路，特别设及数字电路中的驱动电路。
技术介绍
FPGA(现场可编程口阵列）是现代通信技术、电子技术、计算机技术、自动化技术 中广泛采用的重要工具。FLA細存储器是一种新型不挥发性半导体存储器，它结合了其它存 储器的优点，具有高密度、低成本和高可靠性的特点。而基于FLA甜的FPGA巧片，则将二者 有机地结合起来，从而实现了高密度存储和传输功能。由于该种巧片具有低成本、存储密度 大的特点，已经广泛应用于各个领域，包括PC及外设、电信交换机、网络互连设备、仪器仪 表、汽车电子，同时还包括新兴的语音、图像、数据存储类产品。 基于FLA甜单元的FPGA巧片中主要WFLA甜存储器为基础，因此其性能主要取决 于FLA甜存储器的性能。现有设计中FLA甜存储器的性能主要体现在它的编程、擦除、读出 操作功能和速度上面，而每一种操作进行时，都需要快速、准确地给FLASH存储单元的字线 提供一种电压状态，从而使整个系统具有较高的可靠性。但是，FLASH存储器的字线串扰特 性会影响其性能，选中字线的电压会对该字线串联的非选中单元产生字线串扰，造成数据 的错误存取。
技术实现思路
针对现有技术的上述缺陷，本专利技术提出了一种字线电压转化驱动电路，可此陕速 准确地提供字线所需=种电平。 根据本专利技术提供的字线电压转化驱动电路包括；主从触发器、电平升压转换电路、 逻辑口电路和电压逻辑传输选择驱动电路。主从触发器配置为对输入信号采样，得到的采 样信号输入至电平升压转换电路；电平升压转换电路根据所述采样信号的值对输入的电压 进行电压转换，产生所需高压输入至逻辑口电路和电压逻辑传输选择驱动电路中；逻辑口 电路配置为将电平升压转换电路输出信号的其中一个与接收的控制信号进行逻辑运算，得 到的信号输入至电压逻辑传输选择驱动电路；电压逻辑传输选择驱动电路根据其内部端口 输入的信号，化及逻辑口电路和电平升压转换电路输出的信号，得到驱动字线的电平信号。 在一些实施方式中，主从触发器由一系列逻辑口组合而成。 在一些实施方式中，电平升压转换电路包括第一级电平升压电路和第二级电平升 压电路。主从触发器输出的彼此反相的信号分别输入第一级电平升压电路的两个输入NMOS 差分对管中，构成第一级电平转换。第一级输出的反相信号同时接入到第二级电平升压电 路的两个PMOS差分对管中，构成第二级电平转换。[000引在一些实施方式中，逻辑口电路包括或非口。 在一些实施方式中，或非口运算结果为；当控制信号为"1"时，所述或非口输出信 号为"0";当控制信号CTR为"0"时，所述或非口输出信号与其另一个输入信号反相。 在一些实施方式中，电压逻辑传输选择驱动电路包括=组差分对管，适于提供字 线所需的分别用于编程、擦除、读出过程的s种电平。 在一些实施方式中，电压逻辑传输选择驱动电路根据其端口信号的赋值，选择用 于编程、擦除、读出过程的字线电压并输出。 根据上述方案，提供了一种新型的字线电压转化驱动电路，可W利用S种不同的 高低电平随机驱动不同行的存储单元阵列的栅极，从而减小了存储单元阵列间电容的禪 合，克服了字线串扰特性，保证了FLASH存储单元在编程、擦除、读出操作时具有较高的可 靠性，使FLA甜存储器能够快速稳定地工作，提高了整个电路系统的性能。【附图说明】 图1是本专利技术一实施方式的基于FLA甜单元的FPGA的字线电压转换驱动电路的 原理框图； 图2是图1所示电路框图中主从触发器的一种实现方式的电路原理图； 图3是图1所示电路框图中电平升压转换电路的一种实现方式的电路原理图； 图4是图1所示电路框图中电压逻辑传输选择驱动电路的一种实现方式的电路原 理图。【具体实施方式】 下面结合附图对本专利技术作进一步详细的说明。 图1是本专利技术一实施方式的基于FLA甜单元的FPGA的字线电压转换驱动电路结 构示意图，其中逻辑口电路为或非口 30。 如图1所示，该驱动电路包括主从触发器10、电平升压转换电路20、或非口 30和 电压逻辑传输选择驱动电路40。 主从触发器10设置为对输入信号进行采样，得到反相的采样信号G1、G2。电平升 压转换电路20设置为根据主从触发器10输出的信号G1、G2对高压MOS管的电平VDD_H1、 VDD_H3进行电压在高、低电平之间的转换，为电压逻辑传输选择驱动电路40提供其输入信 号FWL和CWL。 或非口 30设置为通过控制信号CTR来决定下一级输入信号B的值。其输入信号 为电平升压转换电路20输出信号中的一个和控制信号CTR，电平升压转换电路20的该输出 信号同时输入至电压逻辑传输选择驱动电路40的输入端口C。根据或非口 30得到的输出 信号输入至电压逻辑传输选择驱动电路40的输入端口B。[002引通过或非口 30的或非逻辑运算，当控制信号CTR为"1"时，或非口 30的输出信号 即电压逻辑传输选择驱动电路40的输入端口B的输入信号为"0";当控制信号CTR为"0" 时，电压逻辑传输选择驱动电路40输入端口B得到的信号与或非口 30的输入信号即电压 逻辑传输选择驱动电路40输入端口C得到的信号反相。 电压逻辑传输选择驱动电路40设置为根据A、B、C、D、E、F等其内部端口的输入信 号的逻辑组合，选择S种电平V孤_H1、V孤_肥、Vro_册中的一种作为驱动FLA甜存储单元字 线电平的输出信号。 图2示意性地显示了图1所示电路框图中主从触发器10的一种实现方式的电路 原理图。 如图2所示，根据一种实施方式，主从触发器电路10由一系列逻辑口组合而成。 其中，端口bufferl、buffers、buffer2_l、buffer2_2从外部输入主从触发器10的使能信 号，TCK_BF3输入采样时钟信号，该采样时钟信号的频率根据电路要实现的特定功能设置， first_Al输入采样输入信号，由主触发器对其进行采样，从触发器同时输出G1、G2两个反 相信号，作为电平升压转换电路20的输入。 其中，TCK_BF3通过一个反相器实现正反输出信号，分别作为主触发器和从触发器 的时钟信号，实现时钟采样功能；其余的与非口和或非口组成了现有技术已知的反馈结构 的触发器，实现了数据寄存的功能。 图3示意性地显示了图1所示电路框图中电平升压转换电路20的一种实现方式 的电路原理图。 如图3所示，电平升压转换电路20由两级电平升压电路210、220构成。第一级电 当前第1页1 2 本文档来自技高网...
【技术保护点】
一种字线电压转换驱动电路，包括：主从触发器，接收输入信号，并输出根据对输入信号的采样得到的数字信号；电平升压转换电路，配置为根据所述主从触发器输出的数字信号对输入的电压进行电压转换，输出转换后的电压；逻辑门电路，配置为将所述电平升压转换电路输出信号中的一个与接收的控制信号进行逻辑运算，输出经过所述逻辑运算后的信号；和电压逻辑传输选择驱动电路，配置为根据其内部端口输入的信号，以及所述逻辑门电路和所述电平升压转换电路输出的信号，得到驱动字线的电平信号。
【技术特征摘要】
【专利技术属性】
技术研发人员：赵以诚，周刚，
申请(专利权)人：中国电子科技集团公司第四十七研究所，
类型：发明
国别省市：辽宁;21
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。