本申请涉及一种用于功率门控芯片器件中的硬件部件的方法和装置。根据至少一个示例实施例，半导体器件被配置为通过被耦合至硬件部件的晶体管来门控去往硬件部件的电源。该晶体管由控制器以限制在转换时段期间耗散至硬件部件的电流的方式来操作。该控制器被配置为在转换时段期间通过控制去往晶体管的至少一个输入信号来逐渐开启或关断硬件部件。逐渐开启或关断硬件部件会减少经过硬件部件的电流泄露并减小对被耦合至硬件部件的接地参考的任意电势干扰。
【技术实现步骤摘要】
本申请涉及一种用于功率门控芯片器件中的硬件部件的方法和装置。
技术介绍
微处理器设计典型地目的在于以尽可能小的功耗来提供高处理速度。在减小功耗时，微处理器设计目的在于减小耗散在集成电路(IC)的不同部件两端的功率。特别地，功率耗散包括动态功率耗散和静态功率泄露。动态功率耗散例如是由于时钟信号振荡和/或IC中的电容器的充电和放电而引起。静态功率泄露通常是由于经过晶体管的电流泄露而引起，即使在晶体管被关断时。
技术实现思路
根据至少一个示例实施例，具有一个或多个硬件部件的半导体器件以及对应的方法包括通过被耦合至硬件部件的晶体管来门控去往硬件部件的电源。该晶体管由控制器以限制在转换时段期间耗散到硬件部件的电流的方式来操作。换言之，控制器被配置为通过控制去往晶体管的至少一个输入信号，来在转换时段期间逐渐开启或关断一个或多个硬件部件中的硬件部件。根据至少一个方面，在以限制耗散到硬件部件的电流的方式来操作晶体管时，控制器被配置为控制在转换时段期间被施加到晶体管的使能信号的幅度。典型晶体管可以视为包括多个门控元件或者晶体管元件，以用于门控去往硬件部件的电源。根据至少一个方面，在以限制耗散到硬件部件的电流的方式操作晶体管时，控制器被配置为使得多个门控元件的第一子集在转换时段的第一阶段中被开启。在转换时段的第二阶段中，控制器使得多个门控元件的第二子集被开启。控制器可以在使得多个门控元件的第一子集被开启之后并且在使得多个门控元件的第二子集被开启之前，等待一个或多个时钟周期。为了逐渐开启或关断硬件部件，控制器可以备选地采用使能信号，该使能信号被施加到晶体管，在转换时段期间在使能信号的幅度的高电平和低电平之间具有光滑的或逐渐的转换。半导体器件可包括多个硬件部件，诸如核心处理器、协处理器、存储器部件等或它们的组合。控制器保存指示多个硬件部件中每个硬件部件的当前状态的信息。控制器还保存指示向其应用状态改变的硬件部件的信息，或者例如基于接收到的开启或关断硬件部件的请求来指示硬件部件的未来状态的信息。根据至少一个方面，在任意时间点开启单个硬件部件。因此，控制器被配置为基于保存的信息来确定将要被开启或关断的硬件部件，并且逐渐开启确定的硬件部件。根据至少一个方面，如果两个硬件部件中的一个被开启并且另一个被关断，则控制器可以处理两个硬件部件的同时切换。【附图说明】前述内容将从对本专利技术的示例实施例的以下更详细的描述中看出来，如附图所示，其中相同附图标记贯穿不同附图指代相同部件。附图不必成比例，而将重点放在说明本专利技术的实施例。图1为根据至少一个示例实施例的采用功率门控的半导体器件的电路图；图2A为图示出根据第一示例实施例的半导体器件的硬件部件的功率门控的电路图；图2B为图示出根据第二示例实施例的半导体器件的硬件部件的功率门控的电路图；图3A为图示出根据第一示例实施例的功率门控晶体管的结构的表示和逐渐加电硬件部件的机制的框图；图3B示出了图示出根据第二示例实施例的逐渐上电晶体管的另一机制的两个图。【具体实施方式】本专利技术的示例实施例的描述如下。功率耗散通常包括动态功率耗散和功率泄露。动态功率耗散通常是指由于触发器和IC的其他部件的状态改变而消耗的功率。然而，功率泄露通常是指由于经过IC中的晶体管(即使当晶体管被关断时)的电流泄露而耗散的功率。时钟门控减小了动态功率耗散。具体而言，通过拖延(Stall)或减慢芯片在一个时间段期间的时钟，触发器切换在相同时间段期间被停止或减少。因此，芯片中的切换功率耗散减小。然而，时钟门控并未减少芯片的功率泄露。泄露功率通常占到芯片的功率预算的大约30%或更多。因此，泄露功率在涉及改进半导体芯片的功耗效率时代表一个重要的限制因素。特别地，随着半导体芯片的尺寸持续变得更小，泄露功率成为减小对应的功耗的更大障碍。在许多电子设备中(特别是移动设备)，减少功耗是一个紧迫的目标，其使得解决半导体芯片中的泄露功率成为半导体设计中需要克服的重要挑战。图1为根据至少一个示例实施例的采用功率门控的半导体器件100的电路图。半导体器件100包括多个硬件部件120-1到120-N，其中N为整数。也分别表示或集中表示为120的硬件部件120-1到120-N包括一个或多个核心处理器、一个或多个协处理器、一个或多个芯片上存储器部件、总线接口等或它们的组合。例如，半导体器件100可为多核处理器。根据至少一个示例实施例，硬件部件120-1到120-N中的每个硬件部件都耦合至对应的功率门控器件130-1到130-N(也分别表示或集中表示为130)。根据至少一个方面，每个功率门控器件130为P型金属氧化物半导体(PMOS)晶体管。对于每个功率门控PMOS器件130，源极(S)端子被耦合至电源140，漏极(D)端子被耦合至对应的硬件部件，而栅极(G)端子被耦合至控制器110。根据至少一个示例实施例，控制器110被配置为通过使每个对应的PMOS功率门控器件130的源极-漏极(S-D)连接闭合或断开，而分别开启或关断去往每个硬件部件120的功率。通常来说，控制器110被配置为通过控制去往每个对应的PMOS功率门控器件130的G端子的输入，而控制耗散至每个硬件部件120的功率。根据至少一个方面，每个PMOS功率门控器件130充当用于对应的硬件部件120的开关(由控制器110来控制)。当PMOS功率门控器件130的源极-漏极(S-D)连接断开时，很少或者没有电流耗散至对应的硬件部件120。图2A为图示出根据第一示例实施例的半导体器件100的硬件部件120的功率门控的电路图。根据本专利技术的一个方面，一位信号225供应至PMOS功率门控器件130的G端子。当一位信号225处于低电压电平时，PMOS功率门控器件130的S-D连接被闭合，并且电流流至硬件部件120。然而，当一位信号225处于高电压电平时，PMOS功率门控器件130的S-D连接断开，而且没有电流流至硬件部件120。根据至少一个方面，一位信号225为AND门250的输出，其具有由控制器110提供的“CSR-enable” 一位信号215作为输入。AND门250的第二输入通过反相“Fuse_disable” 一位信号205来获得。“Fuse_disable” 一位信号205恒定地被设置为低电压电平。因此，控制器通过“CSR-enable”一位信号215来控制PMOS功率门控器件130的S-D连接。也即，如果“CSR-enable”一位信号215处于高电压电平，则一位信号225也处于高电压电平，而且S-D连接断开。结果，硬件部件120被关断。然而，如果“CSR-enable”一位信号215处于低电压电平，则一位信号225也处于低电压电平，而且S-D连接被闭合，从而导致硬件部件120被开启。特别地，假设“FuSe_diSable” 一位信号205被恒定地设置为低电压电平，通过改变“CSR-enable” 一位信号215的电压电平，控制器可以被使能以开启或关断硬件部件。图2B为图示出根据第二示例实施例的半导体器件100的硬件部件120的功率门控的电路图。在图2B的配置中，控制器110直接将“CSR-enable”信号216施加至PMOS功率门控器件130。当“CSR-enable”信号216处本文档来自技高网...
【技术保护点】
一种半导体器件，包括：硬件部件；晶体管，被耦合至所述硬件部件，以用于门控去往所述硬件部件的电源；以及控制器，被配置为以限制在转换时段期间耗散至所述硬件部件的电流的方式来操作所述晶体管。
【技术特征摘要】
...
【专利技术属性】
技术研发人员：D·A·卡尔森，T·赞索普洛斯，
申请(专利权)人：凯为公司，
类型：发明
国别省市：美国;US
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。