本发明专利技术提供了一种降低失调影响的低噪声带隙基准电路，属于集成电路领域。包括电流镜模块、PTAT电压产生模块、带隙基准电压产生模块，所述PTAT电压产生模块包括运算放大器和至少一对三极管，所述电流镜模块用于给PTAT电压产生模块中的三极管提供成比例的电流，PTAT电压产生模块用于产生PTAT电压，带隙基准电压产生模块利用PTAT电压产生带隙基准电压，其特征在于，所述PTAT电压产生模块中的运算放大器的差分输入对管为非对称结构，使运算放大器两个输入端的电压不相等，产生一个额外的ΔVBE，可有效降低运放失调电压对输出电压的影响，ΔVBE为运算放大器中的非对称的差分输入对管之间的基极发射极电压差的差值。
【技术实现步骤摘要】
【专利摘要】本专利技术提供了一种降低失调影响的低噪声带隙基准电路，属于集成电路领域。包括电流镜模块、PTAT电压产生模块、带隙基准电压产生模块，所述PTAT电压产生模块包括运算放大器和至少一对三极管，所述电流镜模块用于给PTAT电压产生模块中的三极管提供成比例的电流，PTAT电压产生模块用于产生PTAT电压，带隙基准电压产生模块利用PTAT电压产生带隙基准电压，其特征在于，所述PTAT电压产生模块中的运算放大器的差分输入对管为非对称结构，使运算放大器两个输入端的电压不相等，产生一个额外的ΔVBE，可有效降低运放失调电压对输出电压的影响，ΔVBE为运算放大器中的非对称的差分输入对管之间的基极发射极电压差的差值。【专利说明】-种降低失调影响的低噪声带隙基准电路
本专利技术属于集成电路领域，设及集成电路中的带隙基准电路，具体为一种降低运 放失调电压影响的低噪声带隙基准电路。
技术介绍
基准电压源是集成电路中应用极为广泛的一类电路，它可为集成电路中的其他模 块提供精准的电压参考信号。而"带隙化and gap)"基准已经成为公认的电压基准技术，其 基本结构如图1所示，该电路中运算放大器（operational amplifier, OPA)的输入差分对 完全对称，且通过运放0PA的"虚短"特性使得Vx= V Y。该带隙基准电路的具体原理如下： (I ^ [000引 S极管的电压电流关系册=l^rln ^ 0) \^s J 其中，VeE为S极管的基极与发射极的电压差，一般在600mV?800mV之间，而其在 室温（300° K)下的温度系数大概为-1.5mV/° K(VeE的大小及其温度系数随工艺不同会有 较大变化，该里取教科书中的示意值）；Vt为热电压，表达式为kT/q化为玻尔兹曼常数，T为 开氏温度，q为单位电荷量），其在室温下的温度系数为+0. 〇87mV/° K 为S极管的集电 极电流，Is为S极管的反向饱和电流。图1中，Ri= R2,于是Qi和Q2的集电极电流相等，由 于Qi只有一个"单位S极管"，而Q 2为n个"单位S极管"并联，由式（1)可得到： 【权利要求】1. 一种降低失调影响的低噪声带隙基准电路，包括电流镜模块、PTAT电压产生模块、 带隙基准电压产生模块，所述PTAT电压产生模块包括运算放大器和至少一对三极管，所述 电流镜模块用于给PTAT电压产生模块中的三极管提供成比例的电流，PTAT电压产生模块 用于产生一个PTAT电压，带隙基准电压产生模块利用PTAT电压产生模块产生的PTAT电压 产生带隙基准电压，其特征在于，所述PTAT电压产生模块中的运算放大器的差分输入对管 为非对称结构，使得运算放大器两个输入端的电压不相等，从而产生一个额外的△ VBE，所述 A VBE为运算放大器中的非对称的差分输入对管之间的基极发射极电压差的差值。2. 根据权利要求1所述的降低失调影响的低噪声带隙基准电路，其特征在于，所述运 算放大器中的非对称的输入对管为第五NPN型三极管（Q5)和第六NPN型三极管（Q6)，所述 第五NPN型三极管（Q5)和第六NPN型三极管（Q6)的个数比为m:l，即第五NPN型三极管 (Q5)采用m个单位NPN型三极管并联，第六NPN型三极管（Q6)为1个单位NPN型三极管， 所述第五NPN型三极管（Q5)和第六NPN型三极管（Q6)的发射极连接在一起，发射极再接电 流大小为第五NPN型三极管（Q5)的集电极电流的2倍的电流源到地，所述第五NPN型三极 管（Q5)的基极为运算放大器（OPA)的反相输入端，所述第六NPN型三极管（Q6)的基极为运 算放大器（OPA)的同相输入端；所述第五NPN型三极管（Q5)和第六NPN型三极管（Q6)的集 电极的电流相等。3. 根据权利要求1所述的降低失调影响的低噪声带隙基准电路，其特征在于，所述 PTAT电压产生模块和带隙基准电压产生模块包括四个PNP型三极管（〇1、〇2、〇3、〇 4)，运算放 大器（OPA)，第一电阻況），第二电阻（R2);所述四个PNP型三极管（Qi、Q2、Q 3、Q4)的个数比 依次为l:l:n:n;其中，第一 PNP型三极管（QJ的基极与集电极均接地，发射极接电流镜的 第1路输出和第二PNP型三极管（Q2)的基极；第二PNP型三极管（Q2)的集电极接地，发射 极接电流镜的第2路输出以及运算放大器（OPA)的反相输入端，基极接第一 PNP型三极管 (QJ的发射极；第三PNP型三极管（Q3)的集电极接地，基极接第一电阻（?)的正端，发射 极接电流镜的第3路输出以及运算放大器（OPA)的同相输入端；第四PNP型晶体管（Q4)的 基极和集电极均接地，发射极接第一电阻（?)的负端；第一电阻（?)的正端接第三PNP型 三极管（Q3)的基极以及第二电阻（R2)的负端；第二电阻（R2)的负端接第三PNP型三极管 (Q3)的基极和第一电阻（?)的正端，正端接电流镜的第四路输出并作为带隙基准电压的输 出。4. 根据权利要求3所述的降低失调影响的低噪声带隙基准电路，其特征在于，所述电 流镜的第1路输出和第一 PNP型三极管（QD的发射极之间还设置有对称电阻（R3)，所述对 称电阻（R3)的正端接电流镜的第1路输出，负端接第一 PNP型三极管（QJ的发射极和第二 PNP型三极管（Q2)的基极。5. 根据权利要求1所述的降低失调影响的低噪声带隙基准电路，其特征在于，所述电 流镜模块为共源共栅电流镜，包括八个PMOS晶体管（Mp M2、M3、M4、M5、M6、M 7、M8)，所述第一 PMOS晶体管（MJ与第五PMOS晶体管（M5)、第二PMOS晶体管（M2)与第六PMOS晶体管（M 6)、 第三PMOS晶体管（M3)与第七PMOS晶体管（M7)、第四PMOS晶体管（M4)与第八PMOS晶体管 (M8)分别构成共源共栅结构，具体结构为：第一 PMOS晶体管（MJ、第二PMOS晶体管（M2)、 第三PMOS晶体管（M3)和第四PMOS晶体管（M4)的源极均连接电源电压，栅极均连接运算 放大器（0PA)的输出端；第一 PMOS晶体管（MJ的漏极接第五PMOS晶体管（M5)的源级，第 二PMOS晶体管（M2)的漏极接第六PMOS晶体管（M6)的源级，第三PMOS晶体管（M 3)的漏极 接第七PM0S晶体管（M7)的源级，第四PM0S晶体管（M4)的漏极接第八PM0S晶体管（M 8)的 源级；第五PMOS晶体管（M5)、第六PMOS晶体管（M6)、第七PMOS晶体管（M 7)和第八PMOS晶 体管（M8)的栅极均连接直流偏置电压；第五PMOS晶体管（M5)、第六PMOS晶体管（M 6)、第七 PMOS晶体管（M7)、第八PMOS晶体管（M8)的漏极分别对应电流镜的第1、2、3、4路输出；第六 PMOS晶体管（M6)的漏极连接运算放大器（0PA)的反相输入端和第二PNP三极管（Q2)的发 射极，第七PMOS晶体管（M7)的漏极连接运算放大器（0PA)的同相输入端和第三PNP三极 管（Q3)的发射极，第八PMOS晶体管（M8)的漏极连接第二电阻（R2)的正端，同时第八PMOS 晶体管（M8)的漏极也即带隙基准的输本文档来自技高网...
【技术保护点】
一种降低失调影响的低噪声带隙基准电路，包括电流镜模块、PTAT电压产生模块、带隙基准电压产生模块，所述PTAT电压产生模块包括运算放大器和至少一对三极管，所述电流镜模块用于给PTAT电压产生模块中的三极管提供成比例的电流，PTAT电压产生模块用于产生一个PTAT电压，带隙基准电压产生模块利用PTAT电压产生模块产生的PTAT电压产生带隙基准电压，其特征在于，所述PTAT电压产生模块中的运算放大器的差分输入对管为非对称结构，使得运算放大器两个输入端的电压不相等，从而产生一个额外的ΔVBE，所述ΔVBE为运算放大器中的非对称的差分输入对管之间的基极发射极电压差的差值。
【技术特征摘要】
【专利技术属性】
技术研发人员：刘洋，李甜，李耀合，刘伟忠，徐振涛，毛文彪，于奇，
申请(专利权)人：电子科技大学，
类型：发明
国别省市：四川;51
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。