集成驱动电阻的DMOS器件及其制作方法技术

本发明专利技术公开了一种集成驱动电阻的DMOS器件及其制作方法，涉及半导体技术领域，所述DMOS器件包括：栅端口、驱动电阻和若干DMOS单元，每个DMOS单元均包括栅极，所述栅端口与所述驱动电阻的一端连接，所述驱动电阻的另一端与每个DMOS单元的栅极分别连接。本发明专利技术通过在DMOS器件中设置栅端口的驱动电阻，降低了DMOS单元的开关速度，并抑制了高频振荡。

【技术实现步骤摘要】
集成驱动电阻的DMOS器件及其制作方法
本专利技术涉及半导体
，特别涉及一种集成驱动电阻的DMOS器件及其制作方法。
技术介绍
DMOS器件与互补金属氧化物半导体（ComplementaryMetalOxideSemiconductor，CMOS）结构类似，也有源、漏、栅等电极，但是漏端击穿电压高。DMOS器件主要有两种类型，垂直双扩散金属氧化物半导体场效应管VDMOSFET（verticaldouble-diffusedMOSFET）和横向双扩散金属氧化物半导体场效应管LDMOSFET（lateraldouble-diffusedMOSFET）。参照图1，DMOS器件是由成百上千的单一结构的DMOS单元所组成的，这些单元的数目是根据一个芯片所需要的驱动能力所决定的，DMOS器件的性能直接决定了芯片的驱动能力和芯片面积，故而DMOS单元的性能也是至关重要的，但DMOS单元处于高频状态时，由于输入阻抗降低，在某个频率范围内甚至变成负阻，导致开关速度过快，从而引发高频振荡。
技术实现思路
（一）要解决的技术问题本专利技术要解决的技术问题是：如何降低DMOS单元的开关速度，抑制高频振荡。（二）技术方案为解决上述技术问题，本专利技术提供了一种集成驱动电阻的DMOS器件，所述DMOS器件包括：栅端口、驱动电阻和若干DMOS单元，每个DMOS单元均包括栅极，所述栅端口与所述驱动电阻的一端连接，所述驱动电阻的另一端与每个DMOS单元的栅极分别连接。其中，所述DMOS器件还包括：外延层，所述外延层上表面设有栅氧化层，所述栅极为栅极多晶硅，所述驱动电阻和所述栅极多晶硅设于栅氧化层上表面。其中，所述外延层内设有体区，所述体区内设有N阱区和P阱区，所述N阱区为所述DMOS单元的源极，所述DMOS器件还包括：源端口，所述源端口与每个DMOS单元的源极连接。其中，所述外延层下表面设有衬底，所述衬底为所述DMOS单元的漏极，所述DMOS器件还包括：漏端口，所述漏端口与每个DMOS单元的漏极连接。本专利技术还公开了一种用于制作所述的DMOS器件的制作方法，所述方法包括：S1：在衬底的上表面生长外延层；S2：在所述外延层的上表面从下到上依次生长栅氧化层和多晶硅层；S3：对所述多晶硅层上表面除待设置驱动电阻外的区域进行掺杂；S4：对掺杂后的多晶硅层进行刻蚀，保留所述待设置驱动电阻的区域，并形成栅极多晶硅，所述栅极多晶硅为DMOS单元的栅极；S5：对所述待设置驱动电阻的区域进行掺杂，以形成所述驱动电阻；S6：将所述驱动电阻的一端和所述栅极多晶硅相连，所述驱动电阻的另一端与DMOS器件的栅端口连接。其中，步骤S6包括：S601：在上一步所形成的结构上表面淀积介质层，并在所述驱动电阻上方的介质层上开设第一接触孔和第二接触孔，在所述栅极多晶硅上方的介质层上开设第三接触孔；S602：进行金属淀积和回刻，以使得所述驱动电阻通过所述第二接触孔和第三接触孔相连接，所述驱动电阻通过第一接触孔与所述栅端口连接。其中，在步骤S1和步骤S2之间还包括：S101：在所述外延层上表面生长初始氧化层；S102：剥除所述初始氧化层，以打开有源区；步骤S2中，所述栅氧化层和多晶硅层生长于所述有源区内。其中，步骤S4和S5还包括：S401：对所述外延层进行注入，以形成体区；步骤S5还包括：对除位于所述驱动电阻正下方以外的体区均进行注入掺杂，以形成N阱区，所述N阱区为DMOS单元的源极；步骤S5和S6之间还包括：在上一步所形成的结构的上表面淀积侧墙，利用所述侧墙向所述体区进行注入，以形成P阱区；步骤S601还包括：在所述源极之上开设第四接触孔；步骤S602还使得所述源极与所述DMOS器件的源端口连接。其中，步骤S6之后还包括：对所述衬底下表面进行减薄和金属沉积处理，所述衬底为DMOS单元的漏极，将所述漏极与所述DMOS器件的漏端口连接。其中，步骤S5还包括：通过调整对所述待设置驱动电阻的区域的掺杂浓度，以调整所述驱动电阻的阻值。（三）有益效果本专利技术通过在DMOS器件中设置栅端口的驱动电阻，降低了DMOS单元的开关速度，并抑制了高频振荡。附图说明图1是现有技术中的DMOS器件的结构示意图；图2是本专利技术一种实施方式的集成驱动电阻的DMOS器件的结构示意图；图3是图2所示的DMOS器件的制作方法的流程图；图4是本专利技术一种实施例的集成驱动电阻的DMOS器件的制作方法中第1步的示意图；图5是本专利技术一种实施例的集成驱动电阻的DMOS器件的制作方法中第2步的示意图；图6是本专利技术一种实施例的集成驱动电阻的DMOS器件的制作方法中第3步的示意图；图7是本专利技术一种实施例的集成驱动电阻的DMOS器件的制作方法中第4步的示意图；图8是本专利技术一种实施例的集成驱动电阻的DMOS器件的制作方法中第5步的示意图；图9是本专利技术一种实施例的集成驱动电阻的DMOS器件的制作方法中第6步的示意图；图10是本专利技术一种实施例的集成驱动电阻的DMOS器件的制作方法中第7步的示意图；图11是本专利技术一种实施例的集成驱动电阻的DMOS器件的制作方法中第8步的示意图；图12是本专利技术一种实施例的集成驱动电阻的DMOS器件的制作方法中第9步的示意图；图13是本专利技术一种实施例的集成驱动电阻的DMOS器件的制作方法中第10步的示意图；图14是本专利技术一种实施例的集成驱动电阻的DMOS器件的制作方法中第11步的示意图。具体实施方式下面结合附图和实施例，对本专利技术的具体实施方式作进一步详细描述。以下实施例用于说明本专利技术，但不用来限制本专利技术的范围。图2是本专利技术一种实施方式的集成驱动电阻的DMOS器件的结构示意图；参照图2，所述DMOS器件包括：栅端口、驱动电阻和若干DMOS单元，每个DMOS单元均包括栅极，所述栅端口与所述驱动电阻的一端连接，所述驱动电阻的另一端与每个DMOS单元的栅极分别连接。为保证驱动电阻的体积足够小，以节省电路的布线空间，优选地，所述DMOS器件还包括：外延层，所述外延层上表面设有栅氧化层，所述栅极为栅极多晶硅，所述驱动电阻和所述栅极多晶硅设于栅氧化层上表面。优选地，所述外延层内设有体区，所述体区内设有N阱区（即图中的“N+”区域）和P阱区（即图中的“P+”区域），所述N阱区为所述DMOS单元的源极，所述DMOS器件还包括：源端口，所述源端口与每个DMOS单元的源极连接。优选地，所述外延层下表面设有衬底，所述衬底为所述DMOS单元的漏极，所述DMOS器件还包括：漏端口，所述漏端口与每个DMOS单元的漏极连接。本专利技术还公开了一种用于制作所述的DMOS器件的制作方法，参照图3，所述方法包括：S1：在衬底的上表面生长外延层；S2：在所述外延层的上表面从下到上依次生长栅氧化层和多晶硅层；S3：对所述多晶硅层上表面除待设置驱动电阻外的区域进行掺杂；S4：对掺杂后的多晶硅层进行刻蚀，保留所述待设置驱动电阻的区域，并形成栅极多晶硅，所述栅极多晶硅为DMOS单元的栅极；S5：对所述待设置驱动电阻的区域进行掺杂，以形成所述驱动电阻；S6：将所述驱动电阻的一端和所述栅极多晶硅相连，所述驱动电阻的另一端与DMOS器件的栅端口连接。为便于实现步骤S6，优选地，步骤S6包括：S601：在上一步所形成的结构上表面淀积介质层，并在所述驱动电阻上方的介本文档来自技高网...

【技术保护点】
一种集成驱动电阻的DMOS器件，其特征在于，所述DMOS器件包括：栅端口、驱动电阻和若干DMOS单元，每个DMOS单元均包括栅极，所述栅端口与所述驱动电阻的一端连接，所述驱动电阻的另一端与每个DMOS单元的栅极分别连接。

【技术特征摘要】
1.一种用于制作集成驱动电阻的DMOS器件的制作方法，其特征在于，所述DMOS器件包括：栅端口、驱动电阻和若干DMOS单元，每个DMOS单元均包括栅极，所述栅端口与所述驱动电阻的一端连接，所述驱动电阻的另一端与每个DMOS单元的栅极分别连接；所述制作方法包括：S1：在衬底的上表面生长外延层；S2：在所述外延层的上表面从下到上依次生长栅氧化层和多晶硅层；S3：对所述多晶硅层上表面除待设置驱动电阻外的区域进行掺杂；S4：对掺杂后的多晶硅层进行刻蚀，保留所述待设置驱动电阻的区域，并形成栅极多晶硅，所述栅极多晶硅为DMOS单元的栅极；S5：对所述待设置驱动电阻的区域进行掺杂，以形成所述驱动电阻；S6：将所述驱动电阻的一端和所述栅极多晶硅相连，所述驱动电阻的另一端与DMOS器件的栅端口连接。2.如权利要求1所述的方法，其特征在于，步骤S6包括：S601：在上一步所形成的结构上表面淀积介质层，并在所述驱动电阻上方的介质层上开设第一接触孔和第二接触孔，在所述栅极多晶硅上方的介质层上开设第三接触孔；S602：进行金属淀积和回刻，以使得所述驱动电阻通过所述第二接触孔和第三接触孔相连接，所述驱...

【专利技术属性】
技术研发人员：蔡远飞，何昌，姜春亮，
申请(专利权)人：北大方正集团有限公司，深圳方正微电子有限公司，
类型：发明
国别省市：北京;11