一种印刷电路板的制备方法、结构和电子设备技术

本发明专利技术实施例提供的一种印刷电路板的制备方法、结构和电子设备，涉及印刷电路板加工领域，解决了印刷电路板上铜箔粘附性低易脱落的问题，从而节约印刷电路板的制作成本，缩减制作周期。该方法包括：若印刷电路板存在小于第一阈值的导线宽度时，在所述印刷电路板外层蚀刻与所述导线宽度相同的凹槽；在所述凹槽内沉积导电材料，形成导电薄层将所述凹槽与导电孔沉铜。本发明专利技术的实施例应用于印刷电路板制造技术。

【技术实现步骤摘要】

本专利技术涉及印刷电路板加工领域，尤其涉及一种印刷电路板的制备方法、结构和电子设备。 
技术介绍
随着印制电路板（Printed Circuit Board，PCB）的广泛应用，在制作PCB板的工艺上，为保证PCB板的信号连通性以及制作周期，通常在蚀刻工艺中，在蚀刻线宽时，由于工艺上的限制，做外层蚀刻最细线宽为2mil时往往会因为PCB板的特性导致蚀刻的线上的铜箔脱落从而影响信号的连通性，而且在制作上随着板层的层数增加会导致PCB板的制作成本升高。 专利技术人发现现有技术中至少存在如下问题：由于在高精度蚀刻时对于线宽的不同要求，导致蚀刻后印刷电路上铜箔粘附性低易脱落，从而使得该技术上带来的生产成本升高以及制作周期上的延长。 
技术实现思路
本专利技术的实施例提供一种印刷电路板的制备方法、结构和电子设备，解决了印刷电路板上铜箔粘附性低易脱落的问题，从而节约印刷电路板的制作成本，缩减制作周期。 为达到上述目的，本专利技术的实施例采用如下技术方案： 第一方面，提供一种印刷电路板的制备方法，包括： 若印刷电路板存在小于第一阈值的导线宽度时，在所述印刷电路板外层蚀刻与所述导线宽度相同的凹槽； 在所述凹槽内沉积导电材料，形成导电薄层将所述凹槽与导电孔沉铜。 结合第一方面，在第一种可能的实现方式中具体包括，所述在所述凹槽内沉积导电材料，形成导电薄层将所述凹槽与导电孔沉铜，包括： 在所述印刷电路板制备导电孔，并在导电孔内沉积导电材料，形成导电薄层，所述导电孔分布于所述凹槽内。 <br>结合第一方面中的第一种可能的实现方式，在第二种可能的实现 方式中具体包括，所述将所述凹槽与所述导电孔沉铜之后，还包括： 对整个印刷电路板沉积导电材料，以增加所述蚀刻的导电孔以及所述凹槽中导电薄层的厚度，防止所述导电薄层被氧化。 结合第一方面中的第二种可能的实现方式，在第三种可能的实现方式中具体包括，所述对整个印刷电路板沉积导电材料之后，还包括， 在所述印刷电路板上制作导线线路图形，并所述导线线路上加厚镀铜，以使所述导电孔和所述凹槽内以及所述导线线路导电层达到预定厚度。 结合第一方面中的第三种可能的实现方式，在第四种可能的实现方式中具体包括，所述在所述印刷电路板上制作导线线路图形，并所述导线线路上加厚镀铜，包括： 对所述印刷电路板贴干膜或图形油墨通过曝光绘制出所述全板镀铜后所述印刷电路板的线路图形； 对所述印刷电路板进行线路加厚镀铜，加厚所述导电孔以及所述凹槽中铜的厚度； 通过激光蚀刻将所述印刷电路板上的多余的铜箔以及所述图形制作中的图形油墨或干膜去除。 第二方面，提供一种印刷电路板的结构，包括： 所述印刷电路板的结构至少包括：外层导线、凹槽和导电孔，所述外层导线处分布有与所述导线相同宽度的凹槽，其所述宽度小于第一阈值，其中，所述凹槽根据所述印刷电路板外层导线的走线，分布于所述印刷电路板外层，所述凹槽与所述导电孔中沉积有导电材料。 结合第二方面，在第一种可能的实现方式中具体包括，导电孔延所述外层导线分布于所述印刷电路板，所述导电孔内沉积有导电材料。 结合第二方面，在第二种可能的实现方式中具体包括，所述印刷电路板上覆盖有干膜或图形油墨，所述干膜或图形油墨用于形成所述印刷电路板的线路图形； 其中所述线路图形上所述印刷电路板的外层导线的线路与所述凹槽附着有预定厚度的导电材料。 第三方面，一种电子设备，至少包括印刷电路板，其中，所述印刷电路板的结构如第二方面或第二方面中的任一种可能的实现方式所 述。 本专利技术实施例提供的印刷电路板的制备方法、结构和电子设备，通过激光蚀刻在需要走线的所述印刷电路板的外层蚀刻与所述走线的宽度相同的凹槽，并在所述印刷电路板钻导电孔后，与所述导电孔一起沉铜，解决了印刷电路板上铜箔粘附性低易脱落的问题，从而节约印刷电路板的制作成本，缩减制作周期。 附图说明为了更清楚地说明本专利技术实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本专利技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。 图1为本专利技术的实施例提供的一种印刷电路板的制备方法的流程示意图； 图2为本专利技术的实施例提供的另一种印刷电路板的制备方法的流程示意图； 图3为本专利技术的实施例提供的一种印刷电路板的结构示意图； 图4为本专利技术的实施例提供的另一种印刷电路板的结构示意图； 图5为本专利技术的实施例提供的一种电子设备的结构示意图。 具体实施方式下面将结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本专利技术一部分实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本专利技术保护的范围。 本专利技术实施例提供一种印刷电路板的制备方法，参照图1所示，具体如下所述： 101、若印刷电路板存在小于第一阈值的导线宽度时，在所述印刷 电路板外层蚀刻与所述导线宽度相同的凹槽。 这里在印刷电路板PCB（Printed Circuit Board）的外层需要2mil（0.05mm）走线宽度的地方用激光时刻2mil（0.05mm）的浅表小槽。 其中通过激光蚀刻在印刷电路板的外层蚀刻与走线宽度相同的凹槽之前，根据用户需求从一定板厚和铜箔厚度的整张覆铜板上裁剪处便于加工的尺寸，重量大约减少10%～15%。 102、在所述凹槽内沉积导电材料，形成导电薄层将所述凹槽与导电孔沉铜。 这里在裁剪后的覆铜板上按照电脑钻孔程序钻出导电孔或插件孔，此时PCB重量大约减少5%。 其中，在钻出的导电孔内以及通过激光蚀刻得到的凹槽沉积一层化学铜，厚度大约在0.3～2um，重量增加较少，其中，在凹槽与导电孔中沉铜目的在于导电的环氧玻璃布基材或其他基材通过化学的方法沉上一层通，便于后面电镀导通形成线路。 本专利技术实施例提供的印刷电路板的蚀刻方法，通过激光蚀刻在需要走线的所述印刷电路板的外层蚀刻与所述走线的宽度相同的凹槽，并在所述印刷电路板钻导电孔后，与所述导电孔一起沉铜，解决了印刷电路板上铜箔粘附性低易脱落的问题，从而节约印刷电路板的制作成本，缩减制作周期。 本专利技术实施例提供另一种印刷电路板的制备方法，参照图2所示，具体如下所述： 201、若印刷电路板存在小于第一阈值的导线宽度时，在所述印刷电路板外层蚀刻与所述导线宽度相同的凹槽。 这里在印刷电路板PCB（Printed Circuit Board）的外层需要2mil（0.05mm）走线宽度的地方用激光时刻2mil（0.05mm）的浅表小槽。 其中通过激光蚀刻在印刷电路板的外层蚀刻与走线宽度相同的凹槽之前，根据用户需求从一定板厚和铜箔厚度的整张覆铜板上裁剪处便于加工的尺寸，重量本文档来自技高网...

【技术保护点】
一种印刷电路板的制备方法，其特征在于，包括：若印刷电路板存在小于第一阈值的导线宽度时，在所述印刷电路板外层蚀刻与所述导线宽度相同的凹槽；在所述凹槽内沉积导电材料，形成导电薄层将所述凹槽与导电孔沉铜。

【技术特征摘要】
1.一种印刷电路板的制备方法，其特征在于，包括：
若印刷电路板存在小于第一阈值的导线宽度时，在所述印刷电路
板外层蚀刻与所述导线宽度相同的凹槽；
在所述凹槽内沉积导电材料，形成导电薄层将所述凹槽与导电孔
沉铜。
2.根据权利要求1所述的方法，其特征在于，所述在所述凹槽内
沉积导电材料，形成导电薄层将所述凹槽与导电孔沉铜，包括：
在所述印刷电路板制备导电孔，并在导电孔内沉积导电材料，形
成导电薄层，所述导电孔分布于所述凹槽内。
3.根据权利要求2所述的方法，其特征在于，所述将所述凹槽与
所述导电孔沉铜之后，还包括：
对整个印刷电路板沉积导电材料，以增加所述蚀刻的导电孔以及
所述凹槽中导电薄层的厚度，防止所述导电薄层被氧化。
4.根据权利要求3所述的方法，其特征在于，所述对整个印刷电
路板沉积导电材料之后，还包括，
在所述印刷电路板上制作导线线路图形，并所述导线线路上加厚
镀铜，以使所述导电孔和所述凹槽内以及所述导线线路导电层达到预
定厚度。
5.根据权利要求4所述的方法，其特征在于，所述在所述印刷电
路板上制作导线线路图形，并所述导线线路上加厚镀铜，包括：
对所述印刷电路板贴干膜或图...

【专利技术属性】
技术研发人员：汤莹，
申请(专利权)人：联想北京有限公司，
类型：发明
国别省市：北京;11