硅-玻璃混合插入层电路制造技术

本发明专利技术涉及硅-玻璃混合插入层电路。提供了一种插入层。该插入层包括硅基板层、玻璃基板层和至少一个贯通插入层通孔。在玻璃基板层的顶部上形成硅基板层。插入层也可以被称为混合插入层，因为它包括两种不同类型的基板层，它们形成了一个插入层。贯通插入层通孔被形成为穿过硅基板层和玻璃基板层。插入层可以用于形成集成电路封装。集成电路封装包括安装在插入层上的多个集成电路。

【技术实现步骤摘要】
【专利说明】娃-玻璃混合插入层电路 本申请要求2014年2月20日提交的美国专利申请14/185,631的优先权，该美国 专利申请通过引用整体合并于此。
技术介绍
具有多个堆叠的集成电路的集成电路器件常常包括插入层（interposer)作为将 不同的集成电路耦合在一起的介质。插入层通常被放置在集成电路与封装衬底之间。插入 层可以具有信号通道，该信号通道能够用于在安装在插入层上的两个或更多个集成电路之 间传输数据，或者在插入层上的其中一个集成电路与直接安装在封装基板上的部件之间传 输数据。 插入层通常由硅基板形成。然而，由硅晶圆形成的插入层可能是易碎的。因此，可 能需要复杂的制造工艺来生产此类插入层。在硅插入层中可能嵌入有源器件和无源器件。 然而，它们通常具有较差的信号传输特性（例如，较差的插入损耗和较差的返回损耗）。因 此，娃插入层可能不适合高频应用。 可以用来形成插入层的另一类型的晶圆是玻璃晶圆（或非半导体晶圆）。玻璃插 入层不包括任何硅基板材料，并且与硅插入层相比，可以展现出更优的信号传输特性。然 而，有源电路（即，晶体管）不能被嵌入在玻璃插入层中。
技术实现思路
在此描述的实施例包括混合插入层和制造该混合插入层的方法。应该理解，实施 例可以以许多方式实现，例如过程、装置、系统、器件或方法。以下描述了若干实施例。 在一个实施例中，描述了一种插入层。该插入层包括娃基板层、玻璃基板层和至少 一个贯通插入层通孔。在玻璃基板层的顶部上形成硅基板层。插入层也可以被称为混合插 入层，因为它包括两种不同类型的基板层，它们形成了一个插入层。贯通插入层通孔被形成 为穿过硅基板层和玻璃基板层。 在另一个实施例中，在以上实施例中描述的插入层可以用于形成集成电路封装。 集成电路封装包括安装在插入层上的多个集成电路。 此外，描述了制造具有玻璃晶圆的混合插入层的方法。该方法包括在玻璃晶圆上 形成硅晶圆的步骤。接下来，该方法包括形成用于混合插入层的多个微凸点的步骤。最后， 该方法包括形成用于混合插入层的多个倒装芯片凸点的步骤。 从附图和优选实施例的以下详细描述，本专利技术的进一步特征、其本质和各种优点 将更显而易见。【附图说明】 图1示出根据本专利技术的一个实施例的集成电路封装的说明性图示。 图2A-图21为根据本专利技术的实施例的在不同制造阶段处的混合插入层的说明性 图示。 图3示出根据本专利技术的一个实施例的用于制造混合插入层的说明性步骤的流程 图。 图4示出说明性图表，其描绘根据本专利技术的一个实施例的传输通过混合插入层中 的贯通插入层通孔的信号的插入损耗性能。【具体实施方式】 以下实施例描述了混合插入层和制造该混合插入层的方法。然而，对本领域技术 人员显而易见的是，本示例性实施例可以在没有这些具体细节中的一些或全部的情况下实 践。在其它实例中，没有详细描述众所周知的操作，以便不会不必要地掩盖本实施例。 图1意在说明性而非限制性地示出根据本专利技术的一个实施例的集成电路封装。集 成电路封装100包括集成电路130和140、插入层150和封装基板160。集成电路封装100 进一步包括在封装基板160的底表面上的焊球170。 集成电路封装100可以被放置在印刷电路板（PCB)上。集成电路封装100上的每 个焊球170可以耦合到PCB上的焊盘（未示出）。在一个实施例中，通过耦合到焊球170的 信号通道，集成电路封装100可以将信号传输到安装在PCB上的器件。 集成电路封装100可以形成无线系统、有线系统或其它类型系统的一部分。因此， 集成电路封装100可以包括执行定义系统的各种功能的电路。 在一个实施例中，集成电路封装100可以是专用集成电路（ASIC)器件或专用标准 产品（ASSP)器件，例如存储器控制器器件。存储器控制器器件可以用于控制在存储器器件 和其它器件（例如，微处理器器件）之间的数据传送。为了支持数据传送，集成电路封装 100可以包括处理不同协议标准的电路。 替换地，集成电路封装100可以是可编程逻辑器件（PLD)，例如，现场可编程门阵 列（EPGA)器件。应该注意，PLD可以被配置为实现不同的用户设计或应用。在一个示例性 实施例中，PLD可以被配置为存储器控制器。在另一个示例性实施例中，PLD可以被配置为 算术逻辑单元（ALU)。 集成电路封装100也可以是多芯片封装或系统封装（SoP)器件，其中在集成电路 封装100内具有多于一个集成电路。虽然图1中示出两个集成电路130和140,但是应该理 解，在诸如集成电路封装100的多芯片封装中可以有多于两个集成电路。 仍参考图1，集成电路130和140可以执行集成电路封装100的核心功能。在一个 实施例中，集成电路130和140可以包括有源电路（例如，晶体管电路）。集成电路130和 140内的有源电路可以包括执行各种功能的存储器元件、可编程逻辑元件或算术逻辑单元。 在一个实施例中，集成电路130和140可以分别是不同类型的器件，例如，FPGA管 芯和存储器管芯。替换地，集成电路130和140可以是相似类型的器件，例如FPGA管芯。应 该理解，将不同类型的集成电路130和140进行组合可以为集成电路封装100产生不同的 功能。 仍参考图1，集成电路130和140可以经由微凸点（y-凸点）110安装在插入层 150上。插入层150可以经由凸点120耦合到封装基板160的顶表面。在一个实施例中， 凸点120可以为C4凸点、微凸点（y-凸点）或倒装芯片凸点。凸点120的直径可以大于 y-凸点110的直径。插入层150可以包括使集成电路130和140能够彼此通信的信号通 道（未示出）。在一个实施例中，使用插入层150上的信号通道中的一个，从集成电路130 传输的信号可以从集成电路130上的y-凸点110传播到集成电路140上的对应的y-凸 点 110〇 如上所述，与封装基板160相比，由于在插入层150上可实现的信号通道的宽度 更细（未示出），所以集成电路130和140附连到插入层150,而不是直接附连到封装基板 160。应该注意，插入层150可以具有更细宽度（例如，3-5微米（ym))的信号通道，因为可 用于插入层150的制造工艺通常比可用于封装基板160的制造工艺更先进。此外，信号通 道的细宽度也可以被实现的原因是，插入层150的介电常数可以大于封装基板160的介电 常数。本领域技术人员应理解，对于特定特性的阻抗，信号通道的宽度可以与介电常数的值 成反比。因此，插入层150的较高介电常数可以允许制造更细的信号通道（对于特定特性 的阻抗）。 仍参考图1，插入层150可以是混合插入层。在一个实施例中，混合插入层可以包 括金属间电介质aMD)层151、硅层152和玻璃层153。MD层151可以用于将来自集成电 路130和140中的任意一个当前第1页1 2 3 4 本文档来自技高网...

【技术保护点】
一种插入层，其包括：具有第一表面和第二表面的半导体层，其中在所述半导体层的所述第一表面上形成多个互连布线层；以及具有第一表面和第二表面的玻璃层，其中所述玻璃层的所述第一表面物理附连到所述半导体层的所述第二表面。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：M·沈，
申请(专利权)人：阿尔特拉公司，
类型：发明
国别省市：美国;US