检测调试电路制造技术

本申请提供了一种检测调试电路，用于对具有串行接口的被测电路进行测试，包括：测试输入控制端，与被测电路的串行接口连接；寄存器组，接收串行接口的输入以进行赋值，并从测试输入控制端接收控制信号，根据赋值数据和控制信号，控制被测电路进入测试模式；和测试输出通道，其中在测试模式下，根据寄存器组的赋值，开启与被测信号相应的测试输出通道，并将高低压信号及电流信号区分传输。该电路可灵活配置测试信号的数量，结构简单，使用方便，能够最大限度地在不改变原设计的基础上，进行关键信号的调试和测试，满足集成电路的质量保证和可靠性要求。

【技术实现步骤摘要】

本申请涉及一种集成电路设计中的检测调试电路。更具体地说，本专利技术涉及对诸如具有串行接口的存储器件之类的被测电路进行测试的检测调试电路。
技术介绍
目前，集成电路设计过程中的模拟仿真、测试验证方法无法覆盖整个集成电路内部所出现的问题。这种内部电路问题有可能体现在整个集成电路功能或性能测试中，现象基本相同。同时，集成电路内部所存在的具体问题，例如内部时钟周期不准、基准电压值漂移等也难以定位。因此，为了保证集成电路的质量和可靠性要求，提高测试效率，在设计时应考虑测试问题，设计易于测试调试的电路。现有技术中，随着现代集成电路规模越来越大。虽然设计过程中可测可调的关键信号越多，对产品问题的排查与定位也越容易，但是过多的测试端引出，不仅影响到原芯片端口的整体布局，也给后期制作测试板和封装带来了麻烦。
技术实现思路
因此，需要提供一种无需过多测试端口的检测调试电路来对存储器件的电路进行检测和调试。由此，本专利技术提供了一种利用被测电路的串行接口控制寄存器组实现电路可测性的检测调试电路。该检测调试电路包括:测试输入控制端，与所述被测电路的串行接口连接；寄存器组，接收所述串行接口的输入以进行赋值，和从所述测试输入控制端接收控制信号，根据所述赋值数据和所述控制信号，控制所述被测电路进入测试模式；和测试输出通道。其中在所述测试模式下，根据所述寄存器组的赋值，与被测信号相应的所述测试输出通道开启。上述检测调试电路与被测电路共用被测电路的串行接口，且不改变原电路结构或使原电路额外添加其他结构。在上述检测调试电路中，测试输入控制端通过选通或关断来控制寄存器组的状态；寄存器组根据测试输入控制端的选通状态决定电路是否进入测试模式，并通过串行接口被重新配置，将被调试信号输出给内部电路的调试端，完成调试，或将被检测信号输出至测试输出通道；测试输出通道通过寄存器组的控制信号开启被检测信号的输出通道以输出寄存器组模拟赋值时电路中需要检测的信号。为了方便问题的排查，需要通过寄存器对分析出问题的模块的输入调试端进行重新赋值，使输出值或考察的电气参数调回到预设的值来进行问题的分析，该过程即为寄存器组对被测电路中模拟模块的赋值。在电源不掉电的情况下，通过将测试输入控制端拉低关断测试模式，使电路进入正常工作状态，此时电路里问题模块的输入调试端的值已经变为新赋的值。在一些实施方式中，当测试输入控制端为关断时，寄存器组输出为上电默认值，串行接口执行正常指令进入工作状态；当测试输入控制端开通时，进入测试模式，串口电路的状态机检测到起始位后串行接口对寄存器组的调试位进行重新赋值，该调试位对模拟模块的输入调试端进行控制。调试位赋值后关断测试模式进入正常工作状态，此时根据寄存器的赋值对内部模拟电路的可调试部分进行调试或检测。在一些实施方式中，串行接口在测试输入控制端选通及片选信号有效的条件下载入串码，在串码最后一位载入后，在下一个时钟信号的上升沿将所有串码写入寄存器中对寄存器组进行赋值，以实现对内部电路的调试和检测。 在一些实施方式中，寄存器组在上电时设置初始值用于电路正常模式下内部模拟电路模块的固定配置及关断所有检测通道。通过测试输入控制端对寄存器组进行重新配置，可开启测试模式，再对相应的测试路径控制信号进行重新赋值，可开启想要检测的测试信号通路，监测信号的产生情况。在一些实施方式中，检测调试电路还可包括译码电路，译码电路与寄存器组和测试输出通道连接，通过译码电路控制测试输出通道的开启与关断。在上述的实施方式中，可在多余的空脚封装出电路的测试输入控制端用于进入测试模式，可以保证上电正确完成，使芯片处于正确工作状态，不会影响存储器件的正常使用，降低了模拟电路的设计精度要求。【附图说明】图1是包含本专利技术一实施方式的检测调试电路的结构框图；图2是图1所示检测调试电路检测被测电路的基准电压的时序图；图3是图1所示检测调试电路的测试输出通道的一种实现方式的电路原理图；图4是图1所示检测调试电路的测试输出通道的另一种实现方式的电路原理图。【具体实施方式】下面结合附图对本专利技术的实施方式作进一步详细的说明。图1是本专利技术一实施方式的检测调试电路的结构框图。该电路利用被测电路的串行接口控制寄存器组，从而能够对被测电路进行检测和调试。如图1所示，检测调试电路包括测试输入控制端2、寄存器组3和测试输出通道4。其中，检测调试电路还利用了被测电路的串行接口 I。寄存器组中寄存器的个数由被测电路中需要检测或调试的信号个数来决定，可根据需要修改成任意数值。本实施例中的寄存器组3为32个寄存器连成的移位寄存器，配置为串行输入并行输出。如图1所示，被测电路的串行接口 I与检测调试电路的寄存器组3连接，用于将外部输入的数据输入至寄存器组3中以对寄存器组3中的寄存器进行赋值。测试输入控制端2与寄存器组3连接，通过该控制端2的选通或关断信号来控制寄存器组3的状态。寄存器组3可设置在被测电路的数字电路中。测试输入控制端2根据外加信号控制为选通状态(高电平)时，被测电路进入测试模式。进入测试模式后，被测电路中设计裕度的模块可以被调整，需要进行测试的关键信号可以被输出。此外，寄存器组3可通过串行接口 I输入的串码重新配置，从而使被测信号输出至测试输出通道4。测试输出通道4根据寄存器组3的控制信号开启被测信号的输出通道，以输出寄存器组赋值时电路中需要检测的信号。如图1所示，片选信号、时钟信号和数据信号(即串码)均输入至数字电路中。串行接口 I在测试输入控制端2选通及片选信号有效的条件下载入串码以对寄存器组3赋值。当串行接口 I载入串码最后一位时，在下一个时钟信号的上升沿将所有串码写入寄存器组3中，控制寄存器组3的状态。当测试输入控制端2关断(低电平)时，寄存器组3输出为上电默认值，串行接口I执行正常指令进入工作状态。当测试输入控制端2开通(高电平)时，进入测试模式，检测到起始位后串行接口 I对寄存器组3进行重新赋值，赋值后关断测试模式进入正常工作状态，此时根据寄存器组3的赋值可以对内部模拟电路的可调试部分进行调试或检测。将输出值或参数调回预设值的过程所需时间与寄存器组中寄存器的位数也即个数有关。本实施例中，该过程需要34个时钟周期，包括串口时钟采集到串行输入的起始位的第一个时钟周期，32个寄存器赋值需要的32个时钟周期，以及最后将寄存器值发送给内部电路的一个时钟周期。通过串行接口 I的赋值，寄存器组3可以按照常规的方式对被测电路的内部模块进行调试，也可以开启被测信号的测试通道并将被测信号传输至测试输出通道4。图2是根据本专利技术一实施例的检测基准电压的时序图。模拟电路模块设计时关键部分留有一定的设计裕度。以模拟电路为例，包括电荷泵的电压调节、电压上升时间调节、灵敏放大器的预充电时间调节及灵敏放大器基准电流调节等。对于整个电路的检测信号还可包括数字电路部分输出的关键模式控制信号即控制读写擦的关键信号、测试电荷泵高压、基准电压、内部时钟、存储单元电流、参考存储单元电流等关键?目号。如图2所示，以测试基准电压Vref为例说明该检测调试电路如何检测信号值。在上电完成后，当测试输入控制端2选通(高电平)且片选信号有效(高电平)时，电路进入测试模式。串口电路的状态机检测到起始位后串行接口 I开始对寄存器组3本文档来自技高网...

【技术保护点】
一种检测调试电路，用于对具有串行接口的被测电路进行测试，所述检测调试电路包括：测试输入控制端，与所述被测电路的串行接口连接；寄存器组，接收所述串行接口的输入以进行赋值，和从所述测试输入控制端接收控制信号，根据所述赋值数据和所述控制信号，控制所述被测电路进入测试模式；和测试输出通道，其中在所述测试模式下，根据所述寄存器组的赋值，与被测信号相应的所述测试输出通道开启。

【技术特征摘要】

【专利技术属性】
技术研发人员：景欣，周刚，
申请(专利权)人：中国电子科技集团公司第四十七研究所，
类型：发明
国别省市：辽宁;21