一种接口电路中的输出阻抗调整电路制造技术

本实用新型专利技术提供一种接口电路中的输出阻抗调整电路，其包括第一控制模块，第二控制模块，依次连接于第一电压端和第二电压端之间的驱动电阻复制模块和内置校准电阻。驱动电阻复制模块复制接口电路的第一输出驱动电阻单元；内置校准电阻置于所述接口电路所在晶片内；第一控制模块基于驱动电阻复制模块和内置校准电阻之间的第一连接节点的电压同步调节驱动电阻复制模块的阻值和第一输出驱动电阻单元的阻值；第二控制模块基于第一输出驱动电阻单元和第二输出驱动电阻单元之间的第二连接节点的电压调节第二输出驱动电阻单元的阻值。与现有技术相比，本实用新型专利技术可以在无外挂校准电阻的情况下，采用内置校准电阻对输出驱动电阻进行阻抗调节。

【技术实现步骤摘要】
【专利说明】
本技术涉及接口电路设计
，特别涉及一种接口电路中的输出阻抗调整电路。【
技术介绍
】DDR(DoubIe Data Rate，双倍数据速率)输出接口驱动电路通常由CMOS管形成输出驱动电阻，或由CMOS管加电阻组合形成输出驱动电阻，随着工作速度的逐步提高，需要对输出驱动电阻进行调节，以将输出驱动电阻的阻值控制在一定的范围，减小其随工艺、温度及电压的变化，增强同芯片外部电路的阻抗匹配，减小反射。现有的DDR3/LPDDR2/LPDDR3等接口需要外挂精确电阻，该外挂精确电阻的阻值基本不随工艺、温度及电压变化，以外挂精确电阻为标准来调整DDR接口的输出驱动电阻的阻抗，从而减小上拉输出驱动电阻和下拉输出驱动电阻在不同工艺、电压及温度下的变化，实现阻抗匹配，但外挂精确电阻在一定程度上增加了产品的整体成本。因此，有必要提供一种改进的技术方案来解决上述问题。【
技术实现思路
】本技术的目的在于提供一种接口电路中的输出阻抗调整电路，其可以在无外挂校准电阻的情况下，采用内置校准电阻对输出驱动电阻进行阻抗调节，从而节省产品成本。为了解决上述问题，本技术提供一种接口电路中的输出阻抗调整电路，其特征在于，其包括第一控制模块，第二控制模块，依次连接于第一电压端和第二电压端之间的驱动电阻复制模块和内置校准电阻。所述驱动电阻复制模块复制所述接口电路的第一输出驱动电阻单元；所述内置校准电阻置于所述接口电路所在晶片内；所述第一控制模块基于驱动电阻复制模块和内置校准电阻之间的第一连接节点的电压同步调节驱动电阻复制模块的阻值和第一输出驱动电阻单元的阻值，使得驱动电阻复制模块的阻值和第一输出驱动电阻单元的阻值均等于所述内置校准电阻的阻值；所述第二控制模块基于第一输出驱动电阻单元和第二输出驱动电阻单元之间的第二连接节点的电压调节第二输出驱动电阻单元的阻值，使得第二输出驱动电阻单元的阻值等于第一输出驱动电阻单元的阻值，其中，第一输出驱动电阻单元和第二输出驱动电阻单元依次连接于所述第一电压端和第二电压端之间。进一步的，所述内置校准电阻包括正温度系数的第一分电阻和负温度系数的第二分电阻，该内置校准电阻整体呈现零温度系数。进一步的，所述驱动电阻复制模块和所述第一输出驱动电阻单元均包括若干个MOS管；所述第一控制模块基于所述第一连接节点的电压输出第一控制信号，以控制所述驱动电阻复制模块中的MOS管的导通数目，使所述第一连接节点的电压等于(V1+V2) /2，其中，Vl为第一电压端的电压值，V2为第二电压端的电压值；所述第一控制模块基于所述第一控制信号对所述第一输出驱动电阻单元中的MOS管的控制与其对所述驱动电阻复制模块中的MOS管的控制相同。进一步的，所述第二输出驱动电阻单元包括若干个MOS管；所述第二控制模块基于所述第二连接节点的电压输出第二控制信号，以控制所述第二输出驱动电阻单元中的MOS管的导通数目，使所述第二连接节点的电压等于(Vl+V2)/2，其中，Vl为第一电压端的电压值，V2为第二电压端的电压值。进一步的，所述接口电路中的输出阻抗调整电路还包括第三控制模块和切换开关。所述切换开关的一个连接端与所述第一连接节点相连，其第二连接端与所述内置校准电阻的一端相连，所述内置校准电阻的另一端与第二电压端相连；所述第三控制模块的输入端与所述第一连接节点相连，其输出端与所述切换开关的控制端相连，当所述第一连接节点未与外挂校准电阻相连时，所述第三控制模块控制切换开关导通；当所述第一连接节点与外挂校准电阻的一端相连，外挂校准电阻的另一端与第二电压端相连时，所述第三控制模块控制切换开关关断。进一步的，所述接口电路为DDR接口，所述第一电压端为电源端，所述第二电压端为接地端，所述第一输出驱动电阻单元为上拉驱动电阻单元，第一输出驱动电阻单元和驱动电阻复制模块中的MOS管为PMOS管，所述第二输出驱动电阻单元为下拉驱动电阻单元，第二输出驱动电阻单元中的MOS管为NMOS管。进一步的，所述第三控制模块包括比较器，所述比较器的一个输入端作为所述第三控制模块的输入端与第一连接节点相连，所述比较器的另一个输入端与一参考电压相连，所述比较器的输出端作为所述第三控制模块的输出端与所述切换开关的控制端相连。当所述第一连接节点未与外挂校准电阻相连时，第一连接节点的电压大于所述参考电压，所述比较器输出第一逻辑电平，控制切换开关导通；当所述第一连接节点与外挂校准电阻相连时，第一连接节点的电压小于所述参考电压，所述比较器输出第二逻辑电平，控制切换开关关断。进一步的，所述上拉驱动电阻单元还包括第一电阻，所述第一电阻和并联的所述若干个PMOS晶体管串联于电源端和第二连接节点之间，每个PMOS晶体管的栅极均与第一控制信号中对应的子控制信号相连，通过对应的子控制信号控制所述若干个PMOS晶体管的导通或者关断。所述驱动电阻复制模块复制所述上拉驱动电阻单元，所述驱动电阻复制模块中的第一电阻和相互并联的所述若干个PMOS晶体管串联于电源端和第二连接节点之间，每个PMOS晶体管的栅极均与第一控制信号中对应的子控制信号相连，通过对应的子控制信号可以控制所述若干个PMOS晶体管的导通或者关断。进一步的，所述接口电路为DDR接口，所述第二电压端为电源端，所述第一电压端为接地端，所述第一输出驱动电阻单元为下拉驱动电阻单元，所述第二输出驱动电阻单元为上拉驱动电阻单元，第一输出驱动电阻单元和驱动电阻复制模块中的MOS管为NMOS管，所述第二输出驱动电阻单元中的MOS管为PMOS管。进一步的，所述下拉驱动电阻单元还包括第二电阻，所述第二电阻和并联的所述若干个NMOS晶体管串联于第二连接节点和接地端之间，每个NMOS晶体管的栅极均与第一控制信号中对应的子控制信号相连，通过对应的子控制信号可以控制所述若干个NMOS晶体管的导通或者关断。所述驱动电阻复制模块复制所述下拉驱动电阻单元，所述驱动电阻复制模块中的所述第二电阻和并联的若干个NMOS晶体管串联于第二连接节点和接地端之间，每个NMOS晶体管的栅极均与第一控制信号中对应的子控制信号相连，通过对应的子控制信号控制所述若干个NMOS晶体管的导通或者关断。与现有技术相比，本技术通过在接口电路所在芯片中内置与外挂校准电阻同等作用的内置校准电阻，以在无外挂校准电阻的情况下，采用内置校准电阻对接口电路的输出驱动电阻进行阻抗调节，从而节省产品成本。【【附图说明】】为了更清楚地说明本技术实施例的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其它的附图。其中:图1为本技术在一个实施例中的接口电路中的输出阻抗调整电路的电路示意图；图2为本技术在另一个实施例中的接口电路中的输出阻抗调整电路的电路示意图；图3a和3b为图2所示的接口电路中的输出阻抗调整电路在一个具体实施例中的相应模块对应的电路示意图；图4a和4b为图2所示的接口电路中的输出阻抗调整电路在另一个具体实施例中的相应模块对应的电路示意图；图5为本技术的上拉电阻驱动单元在一个实施例中的电路示意图；图6为本实本文档来自技高网...

【技术保护点】
一种接口电路中的输出阻抗调整电路，其特征在于，其包括第一控制模块，第二控制模块，依次连接于第一电压端和第二电压端之间的驱动电阻复制模块和内置校准电阻，所述驱动电阻复制模块复制所述接口电路的第一输出驱动电阻单元；所述内置校准电阻置于所述接口电路所在晶片内；所述第一控制模块基于驱动电阻复制模块和内置校准电阻之间的第一连接节点的电压同步调节驱动电阻复制模块的阻值和第一输出驱动电阻单元的阻值，使得驱动电阻复制模块的阻值和第一输出驱动电阻单元的阻值均等于所述内置校准电阻的阻值；所述第二控制模块基于第一输出驱动电阻单元和第二输出驱动电阻单元之间的第二连接节点的电压调节第二输出驱动电阻单元的阻值，使得第二输出驱动电阻单元的阻值等于第一输出驱动电阻单元的阻值，其中，第一输出驱动电阻单元和第二输出驱动电阻单元依次连接于所述第一电压端和第二电压端之间。

【技术特征摘要】

【专利技术属性】
技术研发人员：孔亮，刘洪云，王强，戴颉，李耿民，职春星，
申请(专利权)人：灿芯半导体上海有限公司，
类型：新型
国别省市：上海;31