具有降低的寄生回路电感的集成电路封装制造技术

本发明专利技术涉及具有降低的寄生回路电感的集成电路封装。多层集成电路封装包括具有多个晶体管的开关模式电源电路，该多个晶体管形成开关模式电源电路的主电流回路的一部分。多个晶体管布置在集成电路封装的一层或多层中。该封装进一步包括导电板，该导电板布置在集成电路封装的与多个晶体管不同的层中。导电板足够紧密靠近主电流回路的至少一部分，使得能够响应于主电流回路中的电流变化而在导电板中电磁感应出电流。

【技术实现步骤摘要】
【专利说明】具有降低的寄生回路电感的集成电路封装本申请是申请号为201110335657.X且专利技术名称为“具有降低的寄生回路电感的集成电路封装”的中国专利技术专利申请的分案申请。
本专利技术涉及集成电路封装的领域，并且具体地涉及一种具有降低的寄生回路电感的集成电路封装。
技术介绍
开关模式电源电路诸如同步降压变换器通过诸如电容器、电感器、变压器等的部件为负载提供功率，并且使用在导通或关断状态中操作的开关。在任一状态下开关模式电源电路都消耗很小的功率，并且功率变换用最小的功率损耗来完成，因此产生高效率。开关模式电源典型地使用诸如MOSFET (金属氧化物半导体场效应晶体管)的半导体器件。例如，开关模式电源可以包括电容器、电感器、MOSFET以及二极管或者可替代地包括高侧MOSFET和低侧M0SFET。其它的部件配置是可能的。在每种情况中，诸如晶体管、二极管和电容器的部件具有关联的寄生元件，其不利地影响电源电路的EMI (电磁干扰)或噪声性能，因此限制电源的开关频率。例如，包括高侧MOSFET、低侧MOSFET和电容器的开关模式电源电路具有关键(critical)电流回路，该关键电流回路包括高侧MOSFET的漏极到源极电流路径、低侧MOSFET的漏极到源极电流路径以及从高侧MOSFET的漏极到低侧MOSFET的源极的电容器电流路径。关键回路还包括互连部件的导电迹线或电线。关键回路的寄生电感限制了开关模式电源电路的开关频率。寄生回路电感是回路面积的函数。传统的开关模式电源电路通过最小化关键回路的面积来降低寄生回路电感。此类解决方案与电源封装设计和布局高度相关，因此对特定类型的封装和布局有效。每次相同的开关模式电源电路包括在不同类型的封装中，就需要对关键回路的再设计。其它的传统解决方案包括关键部件的紧密布置。期望进一步降低寄生回路电感以增加开关模式电源的效率。
技术实现思路
根据集成电路封装的实施例，该封装包括开关模式电源电路，该电源电路包括耦合在一起的多个晶体管和电容器以形成具有寄生回路电感的主电流回路。集成电路封装进一步包括导电板，该导电板通过集成电路封装的一个或多个绝缘体层与多个晶体管和电容器间隔开。导电板在集成电路封装内位于主电流回路的至少一部分之上，并且配置成降低主电流回路的寄生回路电感，而不承载主电流回路中流动的电流。根据操作集成电路的方法的实施例，该方法包括提供带有开关模式电源电路以及导电板的集成电路封装，其中该电源电路包括耦合在一起的多个晶体管和电容器以形成具有寄生回路电感的主电流回路，并且该导电板通过一个或多个绝缘体层与多个晶体管和电容器间隔开且位于主电流回路的至少一部分上。该方法进一步包括通过在集成电路封装的导电板中电磁感应出电流来降低主电流回路的寄生回路电感，而导电板不承载主电流回路中流动的电流。根据多层集成电路封装的实施例，该封装包括具有多个晶体管的开关模式电源电路，该多个晶体管形成开关模式电源电路的主电流回路的一部分。多个晶体管布置在集成电路封装的一层或多层中。该封装进一步包括导电板，该导电板布置在集成电路封装的与多个晶体管不同的层中。导电板足够紧密靠近主电流回路的至少一部分，使得能够响应于主电流回路中的电流变化而在导电板中电磁感应出电流。根据制造多层集成电路封装的方法的实施例，该方法包括在集成电路封装的一层或多层中布置开关模式电源电路的多个晶体管以形成开关模式电源电路的主电流回路的一部分。该方法进一步包括将导电板布置在集成电路封装的与多个晶体管不同的层中且足够紧密靠近主电流回路的至少一部分，使得能够响应于主电流回路中的电流变化而在导电板中电磁感应出电流。在阅读以下的详细描述后和在查看附图后，本领域技术人员将认识到附加的特征和优势。【附图说明】附图中的部件不必成比例绘制，而重点在于示出本专利技术的原理。而且在附图中，类似的附图标记指代对应的部件。在附图中:图1是根据实施例的包括开关模式电源电路和导电板的集成电路封装的分解透视图。图2是图1中所示的开关模式电源电路的电路图。图3是根据实施例的带有附着到导电板的散热器的图1的集成电路封装的透视图。图4A-4E是根据实施例的图1的集成电路封装的不同层的自顶向下的平面图。【具体实施方式】图1示出了多层集成电路封装100的分解透视图，该封装100包括布置在封装100的一层或多层中的开关模式电源电路110以及布置在封装100的不同层中的导电板120。开关模式电源电路110包括形成开关模式电源电路110的主电流回路的一部分的多个有源部件112、114，诸如晶体管和/或二极管。开关模式电源电路110还包括电容器116，其能够如图1所示的那样包括在封装100中或位于封装100的外部。在任一情况中，有源部件112、114和电容器116形成了开关模式电源电路110的主电流回路，该主电流回路具有寄生回路电感。图2示出了开关模式电源电路110的实施例的电路图。根据该实施例，开关模式电源电路110包括低侧MOSFET 112、高侧MOSFET 114和电容器116。例如，开关模式电源电路可以是同步降压变换器、升压变换器、降压-升压变换器等、或任何其它类型的开关模式电路。导电板120在图2的电路图中未示出，但是在晶体管开关期间电磁耦合到开关模式电源电路110。在一个实施例中，低侧MOSFET 112、高侧MOSFET 114和导电板120集成在相同的半导体管芯上。在另一实施例中，MOSFET 112、114提供成与导电板120分离。开关模式电源电路110具有电压输入端子(VIN)，其耦合到高侧MOSFET 114的漏极和电容器116的一个板。电容器116的另一个板親合到参考电位，诸如地。开关模式电源电路110还具有耦合到高侧MOSFET 114的栅极的第一栅极输入(Ghs)和耦合到低侧MOSFET112的栅极的第二栅极输入(Gd，用于控制MOSFET的相应开关状态。高侧MOSFET 114的源极耦合到低侧MOSFET 112的漏极，以形成开关模式电源电路110的电压输出端子(VQUT)。低侧MOSFET 112的源极接地。由高侧MOSFET 114的漏极到源极电流路径、低侧MOSFET 112的漏极到源极电流路径以及从高侧MOSFET的漏极到低侧MOSFET的源极的电容器电流路径形成主电流回路。在开关转换期间，高di/dt开关电流发生在由电容器116 (在一些实施例中例如是多层陶瓷电容器)供电(source)的高侧MOSFET 114和低侧MOSFET 112之间。由高侧MOSFET 114的漏极到源极电流路径、低侧MOSFET 112的漏极到源极电流路径以及电容器电流路径形成的感应回路中存储的能量如果不加以利用则被损耗。这个损耗随着开关频率而线性增加并且限制了针对给定星座(constellat1n)的开关频率。通过将封装100的导电板120放置成紧密靠近形成开关模式电源电路110的主电流回路的至少一些部件，能够实现更高的开关频率，因而降低回路电感。由于在开关模式电源电路110和导电板120之间耦合的磁场，主电流回路的电感降低。也就是，开关模式电源电路110中的高di/dt开关电流产生强磁场，该强磁场又在设置于封装100内接近电源电路110的导电板120中感本文档来自技高网...

【技术保护点】
一种集成电路封装，包括：开关模式电源电路，包括耦合在一起的多个晶体管和电容器以形成主电流回路；导电板，设置于主电流回路的至少一部分之上；以及一个或多个绝缘体层，将导电板与开关模式电源电路分离，使得导电板电磁耦合到主电流回路。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：JA埃尤里，
申请(专利权)人：英飞凌科技股份有限公司，
类型：发明
国别省市：德国;DE