本发明专利技术提供了一种基于FPGA的面阵CMOS图像传感器多模式自动切换采集系统，包括：用于采集图像的、具有至少两种工作模式的CMOS采集模块；用于驱动CMOS采集模块、对CMOS采集模块获取的信息进行缓存以及对CMOS采集模块进行工作模式切换处理的FPGA模块；用于在CMOS采集模块与上位机之间或者在FPGA模块与上位机之间，进行信息传输的传输通道模块；以及用于协同FPGA模块对CMOS采集模块进行工作模式切换处理的、呈现CMOS采集模块获取的图像的上位机。
【技术实现步骤摘要】
本专利技术涉及一种图像采集系统，特别是涉及一种基于FPGA的面阵CMOS图像传感器多模式自动切换采集系统。
技术介绍
图像传感器是图像采集处理部分的核心。目前的图像传感器主要分为CXD和CMOS两大阵营。在传统观念中，CCD具有高解析度、低噪点等优点；而CMOS虽然速度快，但由于噪点问题，适用于低画质要求的场合。但是，近年来，由于工艺水平和集成电路技术的提高，CMOS图像传感器的性能参数与CCD越来越接近，而在功能、功耗、尺寸和价格等方面有着CXD无法比拟的优势，便于大规模生产，成品率高。CMOS大有取代CXD的趋势。目前，视频数据采集技术正在向三个方向发展:(I)视频质量向高清晰度发展。数字视频数据采集系统中，画面的清晰度主要取决于具有A/D转换功能的传感器芯片、可控制采集过程的控制芯片和具有大容量高速传送数据能力的传输芯片。(2)处理技术向数字化发展。利用数字化处理数据技术能够解决采集系统中前端光学系统解决不了的问题，使问题集中化、简单化，从而也加快了采集速率。(3)压缩方式向智能化发展。无论静态图像还是动态视频，在特定的情况下，都要对其进行压缩处理，主要包括对时间和空间的信息压缩，最终的结果取决于压缩时的编解码算法和米样值。但是，在市场上，视频数据采集速度基本比较低，系统的设计几乎全部通过CPU/DSP读写指令的形式实现，处理速度慢，不能对数据进行并行处理，更不能实现硬件加速，从而直接导致视频采集速度慢，可操作性低，采集模式单一。
技术实现思路
为了让视频数据采集速度提高，对数据进行并行处理并实现硬件加速，本专利技术提供了一种能够智能切换不同工作模式的基于FPGA的面阵CMOS图像传感器多模式自动切换采集系统。本专利技术提供一种基于FPGA的面阵CMOS图像传感器多模式自动切换采集系统，其特征在于，包括:用于采集图像的、具有至少两种工作模式的CMOS采集模块；用于驱动CMOS采集模块、对CMOS采集模块获取的信息进行缓存以及对CMOS采集模块进行工作模式切换处理的FPGA模块；用于在CMOS采集模块与上位机之间或者在FPGA模块与上位机之间，进行信息传输的传输通道模块；以及用于协同FPGA模块对CMOS采集模块进行工作模式切换处理的、呈现CMOS采集模块获取的图像的上位机。本专利技术提供的基于FPGA的面阵CMOS图像传感器多模式自动切换采集系统，采用了 FPGA模块作为硬件的核心驱动，集成度高，组合逻辑能力较强，时序实现能力强，速度快，功耗低，可靠性好；为了让采集系统模式不会单一，可操作性强，提出了图像采集系统的工作模式多模式化，并使其能够进行智能自动切换，这样使采集系统性能更完善。【附图说明】图1为本专利技术的一个实施例的CMOS采集模块的普通工作模式与高速工作模式切换的流程图；图2为本专利技术的一个实施例的CMOS采集模块的高速工作模式与TDI工作模式切换的流程图；图3为本专利技术的一个实施例的CMOS采集模块的普通工作模式的框架图；图4为本专利技术的一个实施例的CMOS采集模块的高速工作模式和TDI工作模式的框架图。【具体实施方式】下面进一步对本专利技术做进一步的描述，以下用实施例说明，但本专利技术不限于所提供的实施例。本专利技术的基于FPGA的CMOS图像传感器自动切换模式采集系统，包括:用于采集图像的、具有三种工作模式的CMOS采集模块；用于驱动CMOS采集模块、对CMOS采集模块获取的信息进行缓存以及对CMOS采集模块进行工作模式切换处理的FPGA模块；用于在CMOS采集模块与上位机之间或者在FPGA模块与上位机之间，进行信息传输的传输通道模块，用于协同FPGA模块对CMOS采集模块进行工作模式切换处理的、以及呈现CMOS采集模块获取的图像的上位机。在本实施例之中，CMOS采集模块选用0V5620作为CMOS图像传感器的核心芯片。CMOS采集模块第一个工作模式为普通工作模式，即是全帧输出、最大分辨率的模式。在配置基本的寄存器的基础上，还需要通过配置模式控制寄存器值C0M7，将该寄存器的Bit置为0000，0V5620的采集模式就会是5Mpixel (full size)模式，在普通工作模式下不存在图像的合并，2592x1944个像素全部输出，达到了最高的分辨率。因为在普通工作模式下，采集到的像素点要全部输出，所以在单位时间内输出的图像数量就会比较少，即帧频就会很小，仅仅只有7.5fps。这种普通工作模式适合用来拍摄静态图像，不适合于拍摄移动的物体，但是由于是全图像输出，所以比较清晰。CMOS采集模块第二个工作模式为高速工作模式。若系统工作在普通工作模式下，对于移动的物体，会因传输速度慢而导致目标的运动细节丢失，此时就应采用高速工作模式。高速工作模式是通过修改寄存器C0M7的Bit值为0001在普通工作模式的基础上控制曝光时间、增益等来实现的，设置好上述值后0V5620的采集模式就是HF模式。在高速工作模式下图像像素将会在水平方向上以1:2的比例进行合并，即是在每个像素不能重复使用的情况下，把相邻2个像素的值求平均，然后将该平均值作为图像的一个像素值输出，在垂直方向上以1:8的比例进行合并，原理跟水平方向上一样。此时的分辨率将会变成了1280*240。在高速工作模式下，因为系统不用将采集到的每个像素点都输出，而是只需要输出合并后的像素点，所以在单位时间内输出的图像数量自然就多，既是使得帧频大大提高，此时的理论帧频是120fps，可以达到了捕捉高速移动物体的效果。因为在高速工作模式下会有大量的数据需要传输，可以考虑再开辟缓存区域以保证数据的实时的传输。CMOS采集模块第三个工作模式为TDI工作模式。系统处于TDI工作模式时0V5620的曝光方式采用的电子卷帘快门方式，因为处于该方式下时，不仅每个像素曝光时间会比较长，而且算法更易于算法的设计及实现。TDI算法的原理是通过对景物多次曝光后进行延时相加来实现的，不同于TDICCD在采集处就能实现延时积分的是CMOS图像传感器的TDI算法是通过FPGA模块实现的。在本系统中实现了 8级TDI算法，首先计算出CMOS行转移时间与帧频之间的关系，它们必须满足F〈8/(640*60)这个关系式(式中F为行转移时间，8为积分级数，60为帧频，640为输出图像的分辨率的列值)，接着用FPGA模块控制CMOS传感器工作，同时为了能将8次曝光的结果进行累加，在FPGA模块内开辟7个RAM用于存储图像传感器采集到的数据，最后利用FPGA模块控制数字域各帧像素阵列列向对应像素逐行叠加，得到时间延迟积分图像，再加上一系列用于提高图像质量的积分算法进行补偿后得到最终输出到上位机的图像。FPGA模块是整个系统设计的核心，采用的是Altera公司的cycloneIV系列芯片EP4CE10E22C8N，给设计带来极大的灵活性。根据输入的基准时钟，FPGA模块通过内部PLL模块产生CMOS传感器时序所需驱动时钟及系统内部的计数时钟，系统要在某个工作模式时，就将该工作模式需要配置的寄存器值写入0V5620对应的寄存器内。普通工作模式驱动步骤如下:首先设计上电延时200ms的程序，其目的是让系统处于稳定状态，然后通过SCCB协议配置CMOS图像传感器的寄存器，使之正常工作；接着直接把采集到的数据本文档来自技高网...
【技术保护点】
一种基于FPGA的面阵CMOS图像传感器多模式自动切换采集系统，其特征在于，包括：用于采集图像的、具有至少两种工作模式的CMOS采集模块；用于驱动CMOS采集模块、对CMOS采集模块获取的信息进行缓存以及对CMOS采集模块进行工作模式切换处理的FPGA模块；用于在CMOS采集模块与上位机之间或者在FPGA模块与上位机之间，进行信息传输的传输通道模块；以及用于协同FPGA模块对CMOS采集模块进行工作模式切换处理的、呈现CMOS采集模块获取的图像的上位机。
【技术特征摘要】
【专利技术属性】
技术研发人员：张准，邹坚，杨伟庆，王超，唐熙文，何建龙，吕晓旭，
申请(专利权)人：华南师范大学，
类型：发明
国别省市：广东;44
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。