半导体器件制造技术

本发明专利技术涉及一种半导体器件。该半导体器件提供有电子传输层、电子供给层、源区、漏电极、源电极和绝缘栅。在漏电极和绝缘栅之间的区域中，二维电子气被配置成在电子传输层和电子供给层之间的异质结处产生。绝缘栅的一部分被配置成面对源区。

【技术实现步骤摘要】
【专利说明】 相关申请的交叉引用 本申请要求于2014年2月6日提出的日本专利申请No. 2014-021142的优先权， 在此其内容通过引用并入本文。
本申请中公开的技术涉及一种包括异质结的半导体器件。
技术介绍
已开发了采用在具有不同带隙的电子传输层和电子供给层之间的异质结处形成 的二维电子气层的半导体器件。这种类型的半导体器件在漏电极和源电极之间提供有栅 极，以便取决于施加到栅极的电压来控制在漏电极和源电极之间流过的电流。日本专利申 请公布No. 2007-96203公开了这种半导体器件的示例。 这种类型的常规半导体器件包括在漏电极和源电极之间的等效电路，其中栅-漏 阻抗元件和栅-源阻抗元件串联连接。当过多的噪声电压被输入到漏电极时，该等效电路 就充当分压电路，从而基于由栅-漏阻抗和栅-源阻抗确定的分压比率增加位于串联连接 的阻抗元件之间的中点处的栅电极电压。由于这个原因，关于常规的半导体器件，有以下问 题：当过多的噪声电压被输入到漏电极时，由于栅电极的电压增加，所以会发生故障（称为 自导通）。 为了抑制栅电极的电压增加，优选降低栅-源阻抗。该栅-源阻抗极大地取决于 栅-源寄生电容。因此，需增加栅-源寄生电容，用于降低栅-源阻抗。
技术实现思路
在常规的半导体器件中，栅-源寄生电容取决于在栅电极和源电极之间的耗尽层 的宽度。因此，当过多的噪声电压被输入到漏电极时，在栅电极和源电极之间的耗尽层的宽 度会变得更大，使得栅-源寄生电容减小。因此，具有取决于耗尽层宽度的栅-源寄生电容 的常规半导体器件难以增加栅-源寄生电容。这导致难以通过常规半导体器件降低栅-源 阻抗，使得很难有效地抑制故障。 该说明书中公开的技术的目的在于提供抑制其中的故障的半导体器件。 该说明书中公开的半导体器件包括半导体层叠体、布置在半导体层叠体上的漏电 极、布置在半导体层叠体上且被定位为与漏电极相隔开的源电极，以及布置在半导体层叠 体上的且位于漏电极和源电极之间的绝缘栅。该半导体层叠体包括第一半导体层，和布置 在第一半导体层上且具有带隙不同于第一半导体层的带隙的第二半导体层。在漏电极和绝 缘栅之间的区域中，二维电子气层被配置成在第一半导体层和第二半导体层之间的异质结 处产生。绝缘栅的一部分被配置成面对与源电极具有相同电位的部分。 上述半导体器件的特征在于，绝缘栅部分地面对与源电极具有相同电位的部分， 使得该部分形成了电容器。栅-源寄生电容实质上取决于由该电容器限定的电容，而不 取决于在栅电极和源电极之间的耗尽层的宽度。这使得该实施例的半导体器件能够增加 栅-源寄生电容，并因此降低栅-源阻抗，使得抑制故障。【附图说明】 图1是根据第一实施例的半导体器件的基本部分的示意截面图。 图2描绘了第一实施例的半导体器件的等效电路。 图3描绘了第一实施例的半导体器件的另一等效电路。 图4是根据第一实施例的半导体器件的变形的基本部分的示意截面图。 图5是根据第一实施例的半导体器件的另一变形的基本部分的示意截面图。 图6是根据第二实施例的半导体器件的基本部分的示意截面图。 图7是根据第二实施例的半导体器件的变形的基本部分的示意截面图。【具体实施方式】 在该说明书中公开的技术特征总结如下。注意，下面分别独立描述的问题具有技 术实用性。 在该说明书中公开的半导体器件可包括半导体层叠体、漏电极、源电极和绝缘栅。 漏电极可布置在半导体层叠体上。源电极可布置在半导体层叠体上且可被定位为与漏电极 相隔开。绝缘栅可布置在半导体层叠体上且可位于漏电极和源电极之间。半导体层叠体可 包括第一半导体层和第二半导体层。第二半导体层可布置在第一半导体层上且可具有不同 于第一半导体层带隙的带隙。在漏电极和绝缘栅之间的区域中，可配置半导体器件使得在 第一半导体层和第二半导体层之间的异质结处产生二维电子气层。另外，可配置半导体器 件使得绝缘栅的一部分面对与源电极具有相同电位的部分。与源电极具有相同电位的部分 可通过导体或者具有密集掺杂的掺杂物的半导体形成。 半导体层叠体的材料不限制于特定的一种。通常，优选使用氮化物化 合物半导体作为半导体层叠体的材料。例如，优选地，第一半导体层的材料为 彡Xa彡1，0彡Ya彡1，0彡Xa+Ya彡1)，第二半导体层的材料为 1%^1^&1音，(0 彡Xb彡 1，0 彡Yb彡 1，0 彡Xb+Yb彡 1)，且Ir^AlYbGaHb-YbN的带隙大于 YaN的带隙。 在该说明书中公开的半导体器件的一个实施例中，半导体层叠体还可包括电连接 到源电极的n型源区。在该情况下，与源电极具有相同电位的部分可以是源区的至少一部 分。该实施例的半导体器件包括配置有绝缘栅和源区的电容器。栅-源距离是绝缘栅的绝 缘层的厚度，使得栅-源寄生电容能够增加并且栅-源阻抗能够减小。 在该说明书中公开的半导体器件的一个实施例中，绝缘栅可以是凹槽型。凹槽型 绝缘栅可穿透第二半导体层并到达第一半导体层。包括到达第一半导体层的凹槽型绝缘栅 的半导体器件能够在常闭状态下操作。 在该说明书中公开的半导体器件的一个实施例中，源区可与凹槽型绝缘栅的侧表 面相接触。在该实施例中，电容器还形成在绝缘栅的侧表面处，使得栅-源寄生电容能够进 一步增加并且栅-源阻抗能够进一步减小。 在该说明书中公开的半导体器件的另一个实施例中，与源电极具有相同电位的部 分是源电极的至少一部分。该实施例的半导体器件包括配置有绝缘栅和源电极的电容器。 栅-源距离是绝缘栅的绝缘层的厚度，使得栅-源寄生电容能够增加并且栅-源阻抗能够 减小。 在该说明书中公开的半导体器件的另一个实施例中，绝缘栅可以是凹槽型。凹槽 型绝缘栅可穿透第二半导体层并到达第一半导体层。包括到达第一半导体层的凹槽型绝缘 栅的半导体器件能够在常闭状态下操作。 现在参考附图将进一步详细描述本专利技术的有代表性的、非限制性的示例。该详细 描述仅旨在教导本领域的技术人员实施本教导的优选方面的更进一步的细节，且意图不是 限制该专利技术的范围。此外，下面公开的每个附加特征和教导可单独使用，或者结合其它特征 和教导使用，以提供改善的半导体器件及其使用和制造方法。 而且，在最广泛意义上，在下面详细描述中公开的特征和步骤的组合对实施该发 明不是必须的，且代替地仅教导以具体描述该专利技术的典型示例。此外，可以以未具体且明确 引用的方式组合上述的各种特征和下述的典型示例，以及各种独立和从属权利要求，以便 提供本教导的其它有用的实施例。 为了原始撰写的公开的目的，以及为了限定所要求保护的主题的目的，独立于实 施例和/或权利要求中的特征当前第1页1 2 本文档来自技高网...

【技术保护点】
一种半导体器件，包括：半导体层叠体；布置在所述半导体层叠体上的漏电极；布置在所述半导体层叠体上并且被定位为与所述漏电极分开的源电极；以及布置在所述半导体层叠体上并且被定位在所述漏电极和所述源电极之间的绝缘栅，其中所述半导体层叠体包括：第一半导体层；以及第二半导体层，所述第二半导体层布置在所述第一半导体层上并且具有与所述第一半导体层的带隙不同的带隙，在所述漏电极和所述绝缘栅之间的区域中，二维电子气层被配置成产生在所述第一半导体层和所述第二半导体层之间的异质结处，并且所述绝缘栅的一部分被配置成面对与所述源电极具有相同电位的部分。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：上杉勉，加地彻，菊田大悟，成田哲生，
申请(专利权)人：株式会社丰田中央研究所，
类型：发明
国别省市：日本;JP