本发明专利技术涉及一种具有用于多值逻辑应用的多层鳍部的鳍式场效晶体管及其形成方法，其中，揭露形成具有小占用面积的多值逻辑晶体管的方法及所得到的装置。实施例包括于硅基板上形成多个鳍片，各该鳍片以硬掩模覆盖住；以氧化物填充该鳍片与该硬掩模之间的空间；移除该硬掩模且使各该鳍片凹陷，在各鳍片上方氧化物中形成凹穴；在各该凹穴中形成多层硅基底层，该些硅基底层具有从底层到顶层逐渐增加的锗或碳含量的比例或逐渐减少的掺杂浓度；对鳍片的顶部进行化学机械抛光以达到平坦化；使该氧化物凹陷到一稍微低于鳍片顶部的深度，且鳍片的厚度相等于各该硅基底层的厚度；以及于该多层硅基底层上方形成一高k值介电栅极及金属栅极电极。
【技术实现步骤摘要】
本专利技术是涉及多值逻辑(MVL)晶体管。本专利技术是有关适用于14纳米(nm)—极致流动(14XM)与10纳米及超出更多的鳍式场效晶体管技术节点。
技术介绍
传统上能够处理多值逻辑状态的晶体管结构通常形成如图1A和图1B所示，通过晶体管的多个阈值电压(例如，VfVt^SVt2)和一共同分享的栅极电极101。因此，一个N型场效晶体管实际上是由N个晶体管分享一共同的栅极(即，具有N个晶体管的占用面积(footprint)) ο如图1C所示，图1A和图1B处理四个层次的逻辑信号(或2位元)，00，01，10，和11，于输入电压Vg中的2位元资讯是由输出电流I d中的2位元资讯所表示。尽管多值逻辑比起目前的二进位逻辑远远更为有效且快速，每个2位元逻辑晶体管的占用面积事实上为一个单一的二进位逻辑晶体管的三倍大。此外，形成具有多个Vt的各晶体管是复杂且昂贵的。因此，需要存在一套方法能够形成具有小占用面积的多值逻辑晶体管结构及所得到的装置。
技术实现思路
本专利技术的一实施型态是为具有单一鳍片的占用面积的多值逻辑晶体管。本专利技术的另一实施型态为一种形成具有单一鳍片的占用面积的多值逻辑晶体管的方法。本专利技术的另外实施型态及其他技术特征将在下文中描述且在研宄下文或可从本专利技术的实践中获知的部分内容对于那些在本领域中具有通常技术的人士将是显而易见的。本专利技术的优点可从所附的权利要求书中被特别指出而理解或获得。根据本专利技术，某些技术效果可以部分地通过如下方法实现:于一硅基板上形成多个鳍片，各该鳍片以一硬掩模覆盖住；以氧化物填充该鳍片与该硬掩模之间的空间；移除该硬掩模并使各该鳍片凹陷，在各该鳍片上方的氧化物中形成一凹穴；在各该凹穴中形成多个硅基底(S1-based)层，该些多个硅基底层具有从底层到顶层逐渐增加的锗(Ge)或碳(C)含量的比例或逐渐增加的掺杂浓度；使该氧化物凹陷到到一稍微低于该些鳍片顶部的深度(约5纳米)，其中，该些鳍片的厚度相等于各该硅基底层的厚度；以及于该多层硅基底层上方形成一高k值介电栅极及金属栅极电极。本专利技术的实施型态包括用加热的磷把该硬掩模从该鳍片上去除并通过等离子硅蚀刻使该些鳍片凹陷。进一步实施型态包括形成每一个深度为40纳米(nm)的凹穴，其中，各该凹穴具有5比I或更小的深宽比。一另外的实施型态包括形成各该硅基底层的厚度为10到15纳米。另一实施型态包括通过外延生长而有顺序地形成该些硅基底层。其他实施型态包括通过硅化锗(SiGe)的选择性外延生长(SEG)形成该些硅基底层，且该硅化锗于该些硅基底层中具有逐渐增加的锗的比例。进一步实施型态包括锗的该比例的范围是从O到50%。另一实施型态包括通过碳掺杂硅(S1:C)的选择性外延生长形成该些硅基底层，且该碳化硅于该些硅基底层中具有逐渐增加的碳的比例。其他实施型态包括碳的该比例的范围是从O到2%。一另外的实施型态包括通过硅的原位掺杂的选择性外延生长形成该些硅基底层，且其掺杂浓度逐渐增加(例如，P型掺杂中的硼(B)以及N型掺杂中的磷(P)或砷(As)) ο进一步的实施型态包括该掺杂浓度的范围是从1E18到1E20。本专利技术的另一种实施型态为一种装置，包括:多个鳍片，在硅基板上；一氧化物，填充在该些鳍片之间的空间；各该鳍片上具有堆迭的多个硅基底(S1-based)层，该些硅基底层具有从底层到顶层逐渐增加的锗或碳比例及/或具有逐渐减少的掺杂浓度；以及一高k值介电及一金属栅电极，在该些硅基底层上方，且该些硅基底层在每一层的电压Vt从底层逐渐降低。因此，每个鳍式场效晶体管中建立有多电压Vt。本专利技术的一实施型态包括各该硅基底层具有10到15纳米的厚度。进一步实施型态包括选择性外延生长(SEG)的硅化锗(SiGe)，且该硅化锗具有逐渐增加的锗的比例。其他的实施型态包括锗的该比例的范围是从O到50%。另一实施型态包括通过选择性外延生长的碳掺杂硅(S1: C)，且碳的比例逐渐增加。一另外的实施型态包括碳的该比例的范围是从O到2%。进一步实施型态包括通过硅的原位掺杂的选择性外延生长，且掺杂浓度逐渐降低。其他的实施型态包括该掺杂浓度的范围是从1E18到1E20。本专利技术的另一实施型态为一种方法，包括:在一硅基板上形成多个鳍片，各该鳍片用一硬掩模覆盖住；用氧化物填充于该些鳍片与该硬掩模之间的空间；平坦化该氧化物；以加热的磷移除该硬掩模且在各该鳍片上方的该氧化物中使各该鳍片凹陷形成一深度40纳米的凹穴；遮蔽用于P型鳍式场效晶体管的该些鳍片上方的凹穴，并曝露用于N型鳍式场效晶体管的该些鳍片；在各该凹穴中进行多个硅基底层的外延生长，且该些硅基底层从底层到顶层的碳(C)的比例在O与2%之间增加，或者P型掺杂浓度在1E18与1E20之间减少；遮蔽用于N型鳍式场效晶体管的该些鳍片上方的凹穴，并曝露用于P型鳍式场效晶体管的该些鳍片；在各该凹穴中进行多个硅基底层的外延生长，且该些硅基底层从底层到顶层的锗的比例在O与50%之间增加，或者N型掺杂浓度在1E18与1E20之间减少；对该些鳍片顶部进行化学机械抛光以达到平坦化；使该氧化物凹入该些鳍片的顶部到一稍微低于该鳍片顶部的深度(约5纳米)，且该鳍片的厚度相等于各该硅基底层的厚度，以及于该些硅基底层上方且围绕着该些鳍片形成一高k值栅极介电层及金属栅极电极。透过下文的详细描述本专利技术的其它实施型态和技术特征对于那些本领域技术人员将是显而易见地，且其中本专利技术的实施例简单地通过所预期的最佳方式的举例说明方式中而实行。将能理解的是，本专利技术能够具有其它及不同的实施例，并且其若干细节能够在各种明显的实施型态中进行修饰而不悖离本专利技术。据此，附图及描述实际上是视为说明性的，而非限制性的。【附图说明】本专利技术是通过举例的方式示出，而不以限制于所举例子的方式，在附图中相似的附图标记是代表类似的元件，其中:图1A和图1B中示例性地示出了一个传统多值逻辑晶体管的结构，而图1C示出每个电压V1值的输出电流；图2A和图2B根据一示例性实施例而示例性地个别示出多值逻辑晶体管的剖视面和立体视图；图3A示例性地示出硅、硅化锗及锗的能阶带，而图3B示例性地示出硅、硅-锗-碳及硅:碳的能阶带；以及图4A到图4F根据一示例性实施例示例性地示出形成多值逻辑晶体管的流程图。符号说明101栅极电极201,403a底部203基板205氧化层207、209、211鳍片层213金属栅电极301,307硅的能阶带303硅化锗的能阶带305锗的能阶带309娃-锗-碳的能阶带311娃碳的能阶带401硅基板403鳍片405硬掩模407、409高度411宽度413间距415氧化物417凹穴419、421、423层425栅极电极。【具体实施方式】下文描述出于解释的目的，许多特定细节的阐述是为了提供示例性实施例的了解。然而，应当清楚的是，示例性实施例可以在没有这些具体细节或具有等同布置的情况下实施。在其它实例中，已知的结构和设备以框图的形式以避免不必要的混淆实施方式。此夕卜，除非另有说明，在说明书和权利要求书中表示的所有数字如数量、比率和成分的数值特性、反应条件等在任何情况下都由术语“约”修饰。本当前第1页1 2 3 本文档来自技高网...
【技术保护点】
一种方法，包括:于硅基板上形成多个鳍片，各该鳍片以硬掩模覆盖；以氧化物填充该鳍片与该硬掩模之间的空间；移除该硬掩模且使各该鳍片凹陷，在各该鳍片上方的该氧化物中形成凹穴；在各该凹穴中形成多层硅基底(Si‑based)层，该些硅基底层从底层到顶层具有逐渐增加的锗(Ge)或碳(C)含量的比例或逐渐增加的掺杂物浓度；对该些鳍片的顶部进行化学机械抛光以达到平坦化；使该氧化物凹陷到稍微低于该些鳍片的顶部的深度，其厚度相等于各该硅基底层的厚度；以及于该多层硅基底层上方形成高k栅极介电及金属栅极电极。
【技术特征摘要】
...
【专利技术属性】
技术研发人员：Mh·齐，A·雅各布，A·保罗，
申请(专利权)人：格罗方德半导体公司，
类型：发明
国别省市：开曼群岛;KY
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。