用于总线的智能电流驱动系统及方法技术方案

本申请案涉及一种用于总线的智能电流驱动系统及方法。本发明专利技术揭示一种智能电流驱动，其将有源电流源耦合到总线以增大上拉的速率且在到达所要上拉电压之前使所述有源电流源与所述总线解耦。

【技术实现步骤摘要】

本专利技术大体上涉及驱动总线的系统及方法。
技术介绍
上拉电阻器常常用于逻辑输出处，其中逻辑装置不能源送（source)电流，例如开 路集电极晶体管-晶体管逻辑（TTL)装置。此类输出用于驱动外部装置或具有连接到其的 多个装置的逻辑总线。 集成电路间（I2C)串行单端总线在其时钟（SCL)及数据线（SDA)上需要上拉电阻 器，这是因为芯片上的引脚具有开路集电极设计。将总线拉到接地指示逻辑〇,而使总线浮 动到轨电压指示逻辑1。作为通道存取方法，这允许一个节点通过断言输出、使外部上拉电 阻器将所述线拉到逻辑1电平并监测所述线状态来确定另一节点是否正在传输。如果第二 节点将所述线拉到〇,那么第一节点可检测到另一节点正在传输。 上拉电阻器的一些缺点是在通过电阻器汲取电流时消耗的额外功率及上拉的缓 慢上升时间。用于增大开路集电极或漏极总线的速度的常规解决方案是减小上拉电阻器的 值。然而，减小上拉电阻器的值会增加功率消耗，从而使得此常规解决方案对于低功率应用 来说是不合意的。
技术实现思路
揭示一种智能电流驱动，其将有源电流源耦合到总线以增大上拉的速率且在到达 所要上拉电压之前使有源电流源与总线解耦。 在一些实施方案中，一种电路包括：电路源，其经配置以耦合到总线，所述总线具 有开路集电极或开路漏极电流驱动器及上拉电阻器；第一开关，其可配置以在总线电压的 上升时间的第一部分期间将所述电流源耦合到所述总线且用于在所述总线电压的上升时 间的第二部分期间使所述电流源与所述总线断开连接；第二开关，其可配置以下拉或释放 所述总线电压；及开关信号产生器，其耦合到所述第一及及第二开关且经配置以用于在上 升时间的所述第一及第二部分期间配置所述第一及第二开关。 在一些实施方案中，一种方法包括：接收释放总线的信号，所述总线具有开路集电 极或开路漏极电流驱动器及上拉电阻器；释放所述总线；在总线电压的上升时间的第一部 分期间将电流源耦合到所述总线；及在所述总线电压的上升时间的第二部分期间使所述电 流源与所述总线解耦，其中上升时间的第二部分出现在上升时间的第一部分之后。 智能电流驱动的特定实施方案提供以下优点中的一或多者：1)增大了总线的速 度；及2)可使用上拉电阻器的相对大的值，从而最小化功率消耗。【附图说明】 图1为智能电流驱动系统的实例的概念图。 图2为用于说明图1的智能电流驱动系统的操作的总线电压对时间的曲线图。 图3为由图1的智能电流驱动系统实施的实例过程的流程图。【具体实施方式】 实例系统 图1为智能电流驱动系统100的实例的概念图。在一些实施方案中，系统100可 包含有源电流源102、上拉电阻器104、总线电容106及开关信号产生器108。在一些实施 方案中，系统100的若干部分可实施在集成电路（IC)芯片中。举例来说，有源电流源102 及开关信号产生器108可定位在IC芯片内部，且上拉电阻器104及总线电容106可定位在 IC芯片外部。系统100可用作用于使用开路集电极或开路漏极上拉电阻器的任何总线（例 如，I2C串行总线）的电流驱动。 系统100通过配置开关A及B以使得电流源102能够在释放总线的时刻将电流 注入到总线中而操作。开关A及B可为经偏置以表现为开关的晶体管（例如，MOSFET晶体 管）。开关A及B可由开关信号产生器108配置。 开关信号产生器108可耦合到输入时钟及数据信号。所述数据信号可用于释放所 述总线。对于运行I 2C协议的总线，时钟输入可为I2C时钟信号（SCL)且输入数据信号可为 I2C数据线（SDA)，其中将SDA数据线拉到接地指示逻辑0,而让SDA数据线浮动到轨电压指 示逻辑1 〇 启用电流源102少量时间（通常一个或两个时钟周期），使得其将不会干扰耦合 到所述总线的试图将总线拉低的某种其它装置。通过启用电流源102-小段时间（例如， 40ns)，总线电压上升的速率【主权项】1. 一种电路，其包括： 电流源，其经配置以耦合到总线，所述总线具有开路集电极或开路漏极电流驱动器及 上拉电阻器； 第一开关，其可配置以在总线电压的上升时间的第一部分期间将所述电流源耦合到所 述总线且用于在所述总线电压的所述上升时间的第二部分期间使所述电流源与所述总线 断开连接； 第二开关，其可配置以下拉或释放所述总线电压；以及 开关信号产生器，其耦合到所述第一及第二开关且经配置以在上升时间的所述第一及 第二部分期间配置所述第一及第二开关。2. 根据权利要求1所述的电路，其中所述总线符合集成电路间12C总线协议。3. 根据权利要求1所述的电路，其中所述第一及第二开关为经偏置以表现为开关的晶 体管。4. 一种方法，其包括： 接收用以释放总线的信号，所述总线具有开路集电极或开路漏极电流驱动器及上拉电 阻器； 释放所述总线； 在总线电压的上升时间的第一部分期间将电流源耦合到所述总线；以及 在所述总线电压的所述上升时间的第二部分期间使所述电流源与所述总线断开连接， 其中上升时间的所述第二部分出现在上升时间的所述第一部分之后。5. 根据权利要求4所述的方法，其进一步包括： 配置第一开关以释放所述总线；以及 配置第二开关以将所述电流源耦合到所述总线及使所述电流源与所述总线解耦。6. 根据权利要求5所述的方法，其中所述第一及第二开关为经偏置以表现为开关的晶 体管。7. 根据权利要求4所述的方法，其中所述总线符合集成电路间I 2C总线协议。【专利摘要】本申请案涉及一种。本专利技术揭示一种智能电流驱动，其将有源电流源耦合到总线以增大上拉的速率且在到达所要上拉电压之前使所述有源电流源与所述总线解耦。【IPC分类】G05B19-04【公开号】CN104834234【申请号】CN201410720799【专利技术人】劳埃德·克拉克 【申请人】爱特梅尔公司【公开日】2015年8月12日【申请日】2014年12月2日【公告号】DE102014224634A1, US9030228, US20150155868本文档来自技高网...

【技术保护点】
一种电路，其包括：电流源，其经配置以耦合到总线，所述总线具有开路集电极或开路漏极电流驱动器及上拉电阻器；第一开关，其可配置以在总线电压的上升时间的第一部分期间将所述电流源耦合到所述总线且用于在所述总线电压的所述上升时间的第二部分期间使所述电流源与所述总线断开连接；第二开关，其可配置以下拉或释放所述总线电压；以及开关信号产生器，其耦合到所述第一及第二开关且经配置以在上升时间的所述第一及第二部分期间配置所述第一及第二开关。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：劳埃德·克拉克，
申请(专利权)人：爱特梅尔公司，
类型：发明
国别省市：美国;US