移位寄存器单元、栅极驱动电路及其驱动方法、阵列基板技术

本发明专利技术实施例提供一种移位寄存器单元、栅极驱动电路及其驱动方法、阵列基板，涉及显示技术领域，能够解决高分辨率显示面板无法达到超窄边框或无边框的设计要求的问题。移位寄存器单元包括第一输入模块连接第一电压端、第一信号输入端；第一复位模块连接第二电压端、第一复位信号端；上拉模块连接第一时钟信号端、第一输出模块、第二输出模块、第三信号输出端；下拉控制模块连接第二时钟信号端、第三电压端；下拉模块连接第三电压端、上拉模块；第一输出模块连接上拉模块、第三时钟信号端、第一信号输出端；第二输出模块连接上拉模块、第四时钟信号端、第二信号输出端。用于显示器制造。

【技术实现步骤摘要】
移位寄存器单元、栅极驱动电路及其驱动方法、阵列基板
本专利技术涉及显示
，尤其涉及一种移位寄存器单元、栅极驱动电路及其驱动方法、阵列基板。
技术介绍
液晶显示器(英文全称：LiquidCrystalDisplay，简称：LCD)具有低辐射、体积小及低耗能等优点，被广泛地应用在笔记本电脑、平面电视或移动电话等电子产品中。液晶显示器是由呈矩阵形式排列的像素单元构成的。当液晶显示器进行显示时，数据驱动电路可以将输入的显示数据及时钟信号定时顺序锁存，转换成模拟信号后输入到液晶面板的数据线，栅极驱动电路则可以将输入的时钟信号经过移位寄存器转换成控制像素开启/关断的电压，并逐行施加到液晶面板的栅极线上。为了进一步降低液晶显示器产品的生产成本，现有的栅极驱动电路常采用GOA(英文全称：GateDriveronArray，中文全称：阵列基板行驱动)设计将TFT(ThinFilmTransistor，薄膜场效应晶体管)栅极开关电路集成在显示面板的阵列基板上以形成对显示面板的扫描驱动。这种利用GOA技术集成在阵列基板上的栅极开关电路也称为GOA电路或移位寄存器电路。采用GOA电路的显示装置由于省去了绑定驱动电路的部分，因此不仅可以从材料成本和制作工艺两方面降低产品成本。此外，GOA电路可以设置于显示面板AA区(AtiveArea，有效显示区域)的两侧，通过双边交叉驱动，依次对各行栅线进行扫描，以实现画面显示。这样一来，由于GOA电路设置于显示面板的两侧，因此显示面板可以做到两边对称和窄边框的美观设计。随着对显示面板美观性要求的进一步提升，显示面板的边框尺寸需要越小越好，以达到超窄边框，甚至是无边框设计目的。然而，现有技术中，随着显示面板的分辨率越来越高，像素的个数越来越多，使得GOA电路的占用空间进一步缩小。为了保证GOA电路有足够的布线空间，将需要增大显示面板两侧的边框尺寸。从而很难达到超窄边框或无边框的设计要求。这样一来，将会降低产品的市场竞争力，以及用户体验。
技术实现思路
本专利技术的实施例提供一种移位寄存器单元、栅极驱动电路及其驱动方法、阵列基板，能够解决高分辨率显示面板，无法达到超窄边框或无边框的设计要求的问题。为达到上述目的，本专利技术的实施例采用如下技术方案：本专利技术实施例的一方面，提供一种移位寄存器单元，包括第一输入模块、第一复位模块、上拉模块、下拉控制模块、下拉模块、第一输出模块以及第二输出模块；所述第一输入模块分别连接上拉控制节点、第一电压端以及第一信号输入端，用于在第一信号输入端的控制下，将所述第一电压端的信号输出至所述上拉控制节点；所述第一复位模块分别连接所述上拉控制节点、第二电压端以及第一复位信号端，用于在所述第一复位信号端的控制下，将所述第二电压端的信号输出至所述上拉控制节点；所述上拉模块分别连接所述上拉控制节点、第一时钟信号端、第三信号输出端，用于在所述上拉控制节点的控制下，将所述第一时钟信号端的信号输出至所述第三信号输出端、所述第一输出模块以及所述第二输出模块；所述下拉控制模块分别连接第二时钟信号端、所述上拉控制节点、第三电压端以及下拉控制节点，用于在所述第二时钟信号端的控制下，将所述第二时钟信号端的信号输出至所述下拉控制节点；或者，在所述上拉控制节点的控制下，将所述下拉控制节点下拉至所述第三电压端的电压；所述下拉模块分别连接所述下拉控制节点、所述第三电压端、所述上拉控制节点以及所述上拉模块，用于在所述下拉控制节点的控制下，分别将所述上拉控制节点以及所述第三信号输出端下拉至所述第三电压端的电压；所述第一输出模块分别连接第三时钟信号端以及第一信号输出端，用于在所述第三信号输出端的控制下，将所述第三时钟信号端的信号输出至所述第一信号输出端；所述第二输出模块分别连接第四时钟信号端以及第二信号输出端，用于在所述第三信号输出端的控制下，将所述第四时钟信号端的信号输出至所述第二信号输出端。进一步优选的，还包括第二输入模块，分别连接所述第一电压端、第二信号输入端以及所述上拉控制节点；用于在所述第二信号输入端的控制下，将所述第一电压端的信号输出至所述上拉控制节点。在此基础上优选的，还包括第二复位模块，分别连接所述第二电压端、第二复位信号端以及所述上拉控制节点；用于在所述第二复位信号端的控制下，将所述第二电压端的信号输出至所述上拉控制节点。优选的，所述第一输出模块包括：第十二晶体管，其栅极连接所述第三信号输出端，第一极连接所述第一信号输出端，第二极与所述第三时钟信号端相连接。优选的，所述第二输出模块包括：第十三晶体管，其栅极连接所述第三信号输出端，第一极连接所述第四时钟信号端，第二极与所述第二信号输出端相连接。优选的，所述第二输入模块包括：第十四晶体管，其栅极连接所述第二信号输入端，第一极连接所述上拉控制节点，第二极与所述第一电压端相连接。优选的，所述第二复位模块包括：第十五晶体管，其栅极连接所述第二复位信号端，第一极连接所述第二电压端，第二极与所述上拉控制节点相连接。优选的，所述第一输入模块包括：第一晶体管，其栅极连接所述第一信号输入端、第一极连接所述上拉控制节点，第二极与所述第一电压端相连接。优选的，所述第一复位模块包括：第二晶体管，其栅极连接所述第一复位信号端，第一极连接所述第二电压端，第二极与所述上拉控制节点相连接。优选的，所述上拉模块包括：第三晶体管，其栅极连接所述上拉控制节点，第一极与所述第三信号输出端相连接，第二极连接所述第一时钟信号端；存储电容，其一端与所述第三晶体管的栅极相连接，另一端与所述第三晶体管的第一极相连接。优选的，所述下拉控制模块包括：第五晶体管、第六晶体管、第八晶体管以及第九晶体管；所述第五晶体管的栅极连接所述第八晶体管的第二极，第一极与所述下拉控制节点相连接，第二极连接所述第二时钟信号端；所述第六晶体管的栅极连接所述上拉控制节点，第一极连接所述第三电压端，第二极与所述下拉控制节点相连接；所述第八晶体管的栅极连接所述上拉控制节点，第一极连接所述第三电端；所述第九晶体管的栅极和第二极连接所述第二时钟信号端，第一极与所述第八晶体管的第二极相连接。优选的，所述下拉模块包括：第十晶体管和第十一晶体管；所述第十晶体管的栅极连接所述下拉控制节点，第一极连接所述第三电压端，第二极与所述上拉控制节点相连接；所述第十一晶体管的栅极连接所述下拉控制节点，第一极连接所述第三电压端，第二极与所述上拉模块相连接。进一步优选的，所述下拉模块还包括：第四晶体管，其栅极连接所述第二时钟信号端，第一极连接所述第三电压端，第二极与所述上拉模块相连接。本专利技术实施例的另一方面，提供一种栅极驱动电路，包括至少两级如上述所述的移位寄存器单元；其中第一级移位寄存器单元还包括第二输入模块和第二复位模块；除第一级移位寄存器单元外，下一级移位寄存器单元的第一信号输入端与上一级移位寄存器单元的第三信号输出端相连接；除最后一级移位寄存器单元外，上一级移位寄存器单元的第一复位信号端与下一级移位寄存器单元的第三信号输出端相连接；第一级移位寄存器单元的第一信号输入端连接起始信号端，第二信号输入端与最后一级移位寄存器单元的第三信号输出端相连接；最后一级移位寄存器单元的第一复位信号端与第一级移位寄存器单元的第三信号输出端相连接；第一级移位本文档来自技高网...

【技术保护点】
一种移位寄存器单元，其特征在于，包括第一输入模块、第一复位模块、上拉模块、下拉控制模块、下拉模块、第一输出模块以及第二输出模块；所述第一输入模块分别连接上拉控制节点、第一电压端以及第一信号输入端，用于在第一信号输入端的控制下，将所述第一电压端的信号输出至所述上拉控制节点；所述第一复位模块分别连接所述上拉控制节点、第二电压端以及第一复位信号端，用于在所述第一复位信号端的控制下，将所述第二电压端的信号输出至所述上拉控制节点；所述上拉模块分别连接所述上拉控制节点、第一时钟信号端、第三信号输出端，用于在所述上拉控制节点的控制下，将所述第一时钟信号端的信号输出至所述第三信号输出端、所述第一输出模块以及所述第二输出模块；所述下拉控制模块分别连接第二时钟信号端、所述上拉控制节点、第三电压端以及下拉控制节点，用于在所述第二时钟信号端的控制下，将所述第二时钟信号端的信号输出至所述下拉控制节点；或者，在所述上拉控制节点的控制下，将所述下拉控制节点下拉至所述第三电压端的电压；所述下拉模块分别连接所述下拉控制节点、所述第三电压端、所述上拉控制节点以及所述上拉模块，用于在所述下拉控制节点的控制下，分别将所述上拉控制节点以及所述第三信号输出端下拉至所述第三电压端的电压；所述第一输出模块分别连接第三时钟信号端以及第一信号输出端，用于在所述第三信号输出端的控制下，将所述第三时钟信号端的信号输出至所述第一信号输出端；所述第二输出模块分别连接第四时钟信号端以及第二信号输出端，用于在所述第三信号输出端的控制下，将所述第四时钟信号端的信号输出至所述第二信号输出端。...

【技术特征摘要】
1.一种移位寄存器单元，其特征在于，包括第一输入模块、第一复位模块、上拉模块、下拉控制模块、下拉模块、第一输出模块以及第二输出模块；所述第一输入模块分别连接上拉控制节点、第一电压端以及第一信号输入端，用于在第一信号输入端的控制下，将所述第一电压端的信号输出至所述上拉控制节点；所述第一复位模块分别连接所述上拉控制节点、第二电压端以及第一复位信号端，用于在所述第一复位信号端的控制下，将所述第二电压端的信号输出至所述上拉控制节点；所述上拉模块分别连接所述上拉控制节点、第一时钟信号端、第三信号输出端，用于在所述上拉控制节点的控制下，将所述第一时钟信号端的信号输出至所述第三信号输出端、所述第一输出模块以及所述第二输出模块；所述下拉控制模块分别连接第二时钟信号端、所述上拉控制节点、第三电压端以及下拉控制节点，用于在所述第二时钟信号端的控制下，将所述第二时钟信号端的信号输出至所述下拉控制节点；或者，在所述上拉控制节点的控制下，将所述下拉控制节点下拉至所述第三电压端的电压；所述下拉模块分别连接所述下拉控制节点、所述第三电压端、所述上拉控制节点以及所述上拉模块，用于在所述下拉控制节点的控制下，分别将所述上拉控制节点以及所述第三信号输出端下拉至所述第三电压端的电压；所述第一输出模块分别连接第三时钟信号端以及第一信号输出端，用于在所述第三信号输出端的控制下，将所述第三时钟信号端的信号输出至所述第一信号输出端；所述第二输出模块分别连接第四时钟信号端以及第二信号输出端，用于在所述第三信号输出端的控制下，将所述第四时钟信号端的信号输出至所述第二信号输出端；所述移位寄存器单元还包括第二输入模块，分别连接所述第一电压端、第二信号输入端以及所述上拉控制节点；用于在所述第二信号输入端的控制下，将所述第一电压端的信号输出至所述上拉控制节点。2.根据权利要求1所述的移位寄存器单元，其特征在于，还包括第二复位模块，分别连接所述第二电压端、第二复位信号端以及所述上拉控制节点；用于在所述第二复位信号端的控制下，将所述第二电压端的信号输出至所述上拉控制节点。3.根据权利要求1或2所述的移位寄存器单元，其特征在于，所述第一输出模块包括：第十二晶体管，其栅极连接所述第三信号输出端，第一极连接所述第一信号输出端，第二极与所述第三时钟信号端相连接。4.根据权利要求1或2所述的移位寄存器单元，其特征在于，所述第二输出模块包括：第十三晶体管，其栅极连接所述第三信号输出端，第一极连接所述第四时钟信号端，第二极与所述第二信号输出端相连接。5.根据权利要求2所述的移位寄存器单元，其特征在于，所述第二输入模块包括：第十四晶体管，其栅极连接所述第二信号输入端，第一极连接所述上拉控制节点，第二极与所述第一电压端相连接。6.根据权利要求2所述的移位寄存器单元，其特征在于，所述第二复位模块包括：第十五晶体管，其栅极连接所述第二复位信号端，第一极连接所述第二电压端，第二极与所述上拉控制节点相连接。7.根据权利要求1或2所述的移位寄存器单元，其特征在于，所述第一输入模块包括：第一晶体管，其栅极连接所述第一信号输入端、第一极连接所述上拉控制节点，第二极与所述第一电压端相连接。8.根据权利要求1或2所述的移位寄存器单元，其特征在于，所述第一复位模块包括：第二晶体管，其栅极连接所述第一复位...

【专利技术属性】
技术研发人员：庞凤春，
申请(专利权)人：京东方科技集团股份有限公司，北京京东方光电科技有限公司，
类型：发明
国别省市：北京;11