基于局域网和FPGA的远程电路设计硬件实验系统及方法技术方案

本发明专利技术公开了一种基于局域网和FPGA的远程电路设计硬件实验系统及方法，实验系统包括服务器端、客户端PC机以及硬件实验平台，三部分之间通过局域网相连进行通信，服务器和硬件实验平台之间还通过USB-JTAG下载线相连进行通信；实验方法为将系统各部分相连，用户通过客户端PC机进行实验并上传至服务器端，服务器端将相关数据下载到硬件实验平台中，硬件实验平台不断收集相关数据并发往客户端PC机进行显示供用户参考。本发明专利技术和现有的软件仿真实验与硬件实验相比，真实反映硬件电路的运行情况，支持网络下的远程实验；将硬件平台监控程序以及网络监控和数据采集程序运行在同一芯片的ARM核中，减轻了服务器的负担；用户可在该系统上做各种数字电路的设计实验。

【技术实现步骤摘要】
基于局域网和FPGA的远程电路设计硬件实验系统及方法
本专利技术涉及计算机实验仪器，尤其是一种基于局域网和FPGA的远程电路设计硬件实验系统及方法。
技术介绍
现有的计算机硬件的教学实验方法和系统大致分成两大类：一类是基于计算机仿真技术的纯软件模拟实验环境；另一类是在本地实验室真实硬件平台上完成实验的实验环境。前者不涉及真实的硬件实验设备，所有的实验内容都集中到服务器上，通过网络发布，用户通过一台能够连接互联网的电脑和配套的仿真软件即可进行相关的实验并获得实验结果；后者在本地进行相关的实验，通常需要用户和真实的硬件设备进行连接和交互，用户可以真实的感受到实际操作的效果，但是需要投入大量的实验设备并进行相关的维护。以上两种方法一虚一实，但前者缺少了实际硬件操作的可信度和可验证性，且不是所有情况都能真实仿真的；后者需要投入大量的人力、物力及财力进行设备的更新和维护，在大量人员集中做实验的情况下，实验设备难以得到保证，同时实验人员只能在规定的时间和规定的地点进行实验，不太符合当前开放性实验的需要。随着大型开放式网络课程MOOC在全球的推广，急需解决在网络开放环境下进行硬件实验的问题。
技术实现思路
专利技术目的：本专利技术为解决在网络开放环境下进行硬件实验的问题，提出一种基于局域网和FPGA的远程电路设计硬件实验系统及方法。技术方案：本专利技术所述的一种基于局域网和FPGA的远程电路设计硬件系统，包括服务器端、客户端PC机以及硬件实验平台，三部分之间通过局域网相连进行通信，服务器和硬件实验平台之间还通过USB-JTAG下载线相连进行通信。硬件实验平台采用集双核ARMCortex-A9和FPGA于一个主芯片中的ZedBoard板卡，所述主芯片采用XilinxZynq-7000AllProgrammableSoC，其内部拥有双核ARMCortexA9处理器构成的PS（ProcessingSystem，处理系统）部分及FPGA逻辑的PL（ProgrammableLogic，可编程逻辑）部分。服务器端包括自动下载模块和Bitstream（位元流）更新模块；Bitstream更新模块运行在服务器端，自动识别用户提交的Bitstream文件，并进行保存和更新；自动下载模块运行在服务器端，将Bitstream文件自动下载到硬件实验平台中。客户端PC机包括FTP上传模块和客户端仿真模块；客户端仿真模块运行在客户端PC机上，进行本地虚拟硬件调试，完成用户硬件设计实验的直接仿真模拟并与远程的硬件实验平台进行通信交互；FTP上传模块运行在客户端PC上，通过局域网，访问服务器端的FTP服务，并将用户设计的Bitstream文件上传至服务器。硬件实验平台包括FPGA部分与ARM部分，FPGA部分包括FPGA电路监控IP核，ARM部分包括反馈交互模块和网络监控与数据采集模块；FPGA电路监控IP核运行在ZedBoard板卡的PL部分中，提供给用户统一的IP核接口，完成对FPGA芯片中运行的用户设计的硬件电路的监控，并和运行在ARM部分中的硬件平台监控程序进行数据交换；网络监控与数据采集模块运行在ZedBoard板卡的PS部分中，负责网络数据传输的实时性和有效性；反馈交互模块运行在ZedBoard板卡的PS部分中，接收用户的数据控制包，并解析传输给FPGA，同时可以将FPGA电路监控采集的实时信号封装，通过网络反馈给用户。使用上述系统进行实验的方法，包括如下步骤：（1）将服务器端、硬件实验平台与客户端PC机通过局域网相连，将服务器端与硬件实验平台还通过USB-JTAG下载线相连；（2）服务器端设计自动下载模块与Bitstream更新模块，硬件实验平台内设计FPGA电路监控核、反馈交互模块和网络监控与数据采集模块，客户端PC机内设计FTP上传模块和客户端仿真模块，并安装具有自定义功能的实验软件；（3）用户在客户端PC机上利用FPGA设计软件进行数字电路实验，设计生成的电路以Bitstream文件形式通过FTP上传模块上传至服务器端，服务器端Bitstream更新模块侦听到新的数据流到来后，接收数据并启动自动下载模块自动下载用户设计的Bitstream文件到硬件实验平台的FPGA部分中；（4）硬件实验平台中的FPGA电路监控IP核和网络监控与数据采集模块相配合，不断收集用户电路执行中的有关数据，并将这些数据通过反馈交互模块和网络监控与数据采集模块发往客户端PC机的客户端仿真模块进行可视化显示，用户通过客户端PC机上的软件实时获取实验结果的变化。其中：所述的硬件实验平台采用集双核ARMCortex-A9和FPGA于一个主芯片中的ZedBoard板卡，所述主芯片采用XilinxZynq-7000AllProgrammableSoC，其内部拥有双核ARMCortexA9处理器构成的PS部分及FPGA逻辑的PL部分。在步骤（3）中，所述的自动下载模块运行在服务器端，将Bitstream文件自动下载到硬件实验平台中，在后台运行着服务器端的监听端口进程，该进程负责侦听FTP服务对用户上传的Bitstream文件更新这一事件，并负责启动Xilinx的微处理器调试XMD工具，XMD工具识别下载接口，并启动下载服务完成对硬件实验平台的编程。有益效果：本专利技术与现有技术相比，其显著的效果为：（1）具备真实的硬件底层支持，真实反映硬件电路的运行情况，支持网络下的远程实验，拓展了实验的地域性和开放性；（2）充分利用硬件实验平台的优势将FPGA电路监控IP核和用户设计的硬件电路运行在同一个芯片的FPGA中，将硬件平台监控程序以及网络监控和数据采集程序运行在同一芯片的ARM核中，大大减轻了服务器的负担；（3）用户可在该系统上做各种数字电路的设计实验，包括逻辑组合、时序逻辑以及更加复杂的CPU设计等。附图说明图1是本专利技术的整体系统结构示意图；图2是本专利技术的功能模块图。具体实施方式如图1所示，本专利技术所述的一种基于局域网和FPGA的远程电路设计硬件系统，包括服务器端、客户端PC机以及硬件实验平台，三部分之间通过局域网相连进行通信，服务器和硬件实验平台之间还通过USB-JTAG下载线之间相连进行通信；硬件实验平台采用集双核ARMCortex-A9和FPGA于一个主芯片中的ZedBoard板卡，所述主芯片采用XilinxZynq-7000AllProgrammableSoC，其内部拥有双核ARMCortexA9处理器构成的PS部分及FPGA逻辑的PL部分。如图2所示，服务器端包括自动下载模块和Bitstream更新模块；Bitstream更新模块运行在服务器端，自动识别用户提交的Bitstream文件，并进行保存和更新；自动下载模块运行在服务器端，将Bitstream文件自动下载到硬件实验平台中，在后台运行着服务器端的监听端口进程，该进程负责侦听FTP服务对用户上传的Bitstream文件更新这一事件，并负责启动Xilinx的微处理器调试XMD工具，XMD工具识别下载接口，并启动下载服务完成对硬件实验平台的编程。客户端PC机包括FTP上传模块和客户端仿真模块；客户端仿真模块运行在客户端PC机上，进行本地虚拟硬件调试，完成用户硬件设计实验的直接仿真模拟并与远程的硬件实验平台进行通信交互；本文档来自技高网...

【技术保护点】
一种基于局域网和FPGA的远程电路设计硬件系统，包括服务器端、客户端PC机以及硬件实验平台，三部分之间通过局域网相连进行通信，服务器和硬件实验平台之间还通过USB‑JTAG下载线相连进行通信。

【技术特征摘要】
1.一种基于局域网和FPGA的远程电路设计硬件系统，包括服务器端、客户端PC机以及硬件实验平台，三部分之间通过局域网相连进行通信，服务器和硬件实验平台之间还通过USB-JTAG下载线相连进行通信；所述的硬件实验平台采用集双核ARMCortex-A9和FPGA于一个主芯片中的ZedBoard板卡，所述的主芯片采用XilinxZynq-7000AllProgrammableSoC，其内部拥有双核ARMCortexA9处理器构成的PS部分及FPGA逻辑的PL部分；所述的服务器端包括自动下载模块和Bitstream更新模块；所述的Bitstream更新模块运行在服务器端，自动识别用户提交的Bitstream文件，并进行保存和更新；所述的自动下载模块运行在服务器端，将Bitstream文件自动下载到硬件实验平台中；所述的客户端PC机包括FTP上传模块和客户端仿真模块；客户端仿真模块运行在客户端PC机上，进行本地虚拟硬件调试，完成用户硬件设计实验的直接仿真模拟并与远程的硬件实验平台进行通信交互；FTP上传模块运行在客户端PC上，通过局域网，访问服务器端的FTP服务，并将用户设计的Bitstream文件上传至服务器。2.如权利要求1所述的基于局域网和FPGA的远程电路设计硬件系统，其特征在于，所述的硬件实验平台包括FPGA部分与ARM部分，FPGA部分包括FPGA电路监控IP核，ARM部分包括反馈交互模块和网络监控与数据采集模块；FPGA电路监控IP核运行在ZedBoard板卡的PL部分中，提供给用户统一的IP核接口，完成对FPGA芯片中运行的用户设计的硬件电路的监控，并和运行在ARM部分中的硬件平台监控程序进行数据交换；网络监控与数据采集模块运行在ZedBoard板卡的PS部分中，负责网络数据传输的实时性和有效性；反馈交互模块运行在ZedBoard板卡的PS部分中，接收用户的数据控制包，并解析传输给FPGA，同时可以将FPGA电路监控采集...

【专利技术属性】
技术研发人员：杨全胜，罗继明，吴强，张海东，杨慧德，王飞，王晓蔚，黄华，李林，
申请(专利权)人：东南大学，
类型：发明
国别省市：江苏;32