本发明专利技术涉及半导体器件。改进了半导体器件的特性。该半导体器件被构造成在形成在衬底上方的n+层、n型层、p型层、沟道层和阻挡层之中提供穿透阻挡层并且到达沟道层的中间部分的沟槽、布置在通过栅绝缘膜的凹槽内的栅电极、形成在栅电极两侧中的阻挡层上方的源电极和漏电极。n型层和漏电极通过到达n+层的连接部彼此电连接。p型层和源电极通过到达p型层的连接部彼此电连接。包括p型层和n型层的二极管设置在源电极和漏电极之间，从而防止因雪崩击穿而造成元件破裂。
【技术实现步骤摘要】
【专利说明】半导体器件相关申请的交叉引用包括说明书、附图和摘要的于2014年2月5日提交的日本专利申请N0.2014-019950的公开的全部内容通过引用并入本文中。
本专利技术涉及半导体器件，例如，涉及使用氮化物半导体的半导体器件。
技术介绍
近年来，关注由其带隙比硅(Si)的带隙大的II1-V族化合物制成的半导体器件。其中，由氮化镓制成的MISFET的优点在于⑴击穿电场大，⑵电子饱和速率高，(3)导热率高，(4)可在AlGaN和GaN之间形成优异的异质结，以及(5)氮化镓是无毒且安全性高的材料。例如，日本未经审查的专利申请公开N0.2009-9993公开了其中具有AlGaN/GaN异质结结构的HFET布置在娃pin 二极管上的半导体器件。另外，日本未经审查的专利申请公开N0.2010-40814公开了其中pn 二极管连接在GaN-HFET的源电极和漏电极之间的半导体器件。
技术实现思路
本专利技术的专利技术人从事研宄和开发使用上述氮化物半导体的半导体器件，并且积极研宄了半导体器件特性的改进。在该过程中，已发现，使用氮化物半导体的半导体器件的特性有进一步改进的空间。根据本说明书和附图的描述，其它问题和新颖的特征将变得清楚。以下，将简要描述本申请中公开的实施例中的典型构造的概况。根据本申请中公开的实施例，提供了一种具有η型层、P型层、沟道层和阻挡层的半导体器件。该半导体器件还包括:栅电极，其布置在沟道层上方；源电极和漏电极，其形成在栅电极两侧中的阻挡层上方。P型层和源电极通过到达P型层的通孔内的连接部彼此连接。另外，η型层和漏电极通过到达η型层的通孔内的连接部彼此连接。根据本申请中公开的下面典型实施例中描述的半导体器件，可改进半导体器件的特性。【附图说明】图1是示意性示出根据第一实施例的半导体器件的构造的剖视图；图2是示出根据第一实施例的元件的构造的电路图；图3是示出根据第一实施例的半导体器件的构造的平面图；图4是示出根据第一实施例的半导体器件的一个构造的剖视图；图5是示出根据第一实施例的半导体器件的另一个构造的剖视图；图6是示出根据第一实施例的半导体器件的又一个构造的剖视图；图7是示出根据第一实施例的制造半导体器件的过程的剖视图；图8是示出根据第一实施例的制造半导体器件的过程的剖视图，其示出图7之后的制造过程的剖视图；图9是示出根据第一实施例的制造半导体器件的过程的剖视图；图10是示出根据第一实施例的制造半导体器件的过程的剖视图；图11是示出根据第一实施例的制造半导体器件的过程的平面图；图12是示出根据第一实施例的制造半导体器件的过程的剖视图，其示出图8之后的制造过程的剖视图；图13是示出根据第一实施例的制造半导体器件的过程的剖视图，其示出图9之后的制造过程的剖视图；图14是示出根据第一实施例的制造半导体器件的过程的剖视图，其示出图10之后的制造过程的剖视图；图15是示出根据第一实施例的制造半导体器件的过程的平面图；图16是示出根据第一实施例的制造半导体器件的过程的剖视图，其示出图12之后的制造过程的剖视图；图17是示出根据第一实施例的制造半导体器件的过程的剖视图，其示出图13之后的制造过程的剖视图；图18是示出根据第一实施例的制造半导体器件的过程的剖视图，其示出图14之后的制造过程的剖视图；图19是示出根据第一实施例的制造半导体器件的过程的平面图；图20是示出根据第一实施例的制造半导体器件的过程的剖视图，其示出图16之后的制造过程的剖视图；图21是示出根据第一实施例的制造半导体器件的过程的剖视图，其示出图17之后的制造过程的剖视图；图22是示出根据第一实施例的制造半导体器件的过程的剖视图，其示出图18之后的制造过程的剖视图；图23是示出根据第一实施例的制造半导体器件的过程的剖视图，其示出图20之后的制造过程的剖视图；图24是示出根据第一实施例的制造半导体器件的过程的剖视图，其示出图21之后的制造过程的剖视图；图25是示出根据第一实施例的制造半导体器件的过程的剖视图，其示出图22之后的制造过程的剖视图；图26是示出根据第一实施例的制造半导体器件的过程的平面图；图27是示出根据第一实施例的制造半导体器件的过程的剖视图，其示出图25之后的制造过程的剖视图；图28是示出根据第一实施例的制造半导体器件的过程的剖视图，其示意性示出形成侧壁绝缘膜的过程的剖视图；图29是示出根据第一实施例的制造半导体器件的过程的剖视图，其示意性示出形成侧壁绝缘膜的过程的剖视图；图30是示出根据第一实施例的制造半导体器件的过程的剖视图，其示意性示出形成侧壁绝缘膜的过程的剖视图；图31是示出根据第一实施例的制造半导体器件的过程的剖视图，其示出图23之后的制造过程的剖视图；图32是示出根据第一实施例的制造半导体器件的过程的剖视图，其示出图24之后的制造过程的剖视图；图33是示出根据第一实施例的制造半导体器件的过程的剖视图，其示出图27之后的制造过程的剖视图；图34是示出根据第一实施例的制造半导体器件的过程的平面图；图35是示意性示出根据第二实施例的半导体器件的构造的剖视图；图36是示出根据第二实施例的半导体器件的构造的平面图；图37是示出根据第二实施例的半导体器件的构造的剖视图；图38是示出根据第二实施例的制造半导体器件的过程的剖视图；图39是示出根据第二实施例的制造半导体器件的过程的剖视图；图40是示出根据第二实施例的制造半导体器件的过程的剖视图，其示出图39之后的制造过程的剖视图；图41是示出根据第二实施例的制造半导体器件的过程的剖视图，其示出图40之后的制造过程的剖视图；图42是示出根据第二实施例的制造半导体器件的过程的剖视图，其示出图41之后的制造过程的剖视图；图43是示出根据第二实施例的制造半导体器件的过程的剖视图，其示出图42之后的制造过程的剖视图；图44是示出根据第二实施例的制造半导体器件的过程的剖视图，其示出图43之后的制造过程的剖视图；图45是示出根据第三实施例的半导体器件的构造的剖视图；图46是示出根据第三实施例的制造半导体器件的过程的剖视图；图47是示出根据第三实施例的制造半导体器件的过程的剖视图，其示出图46之后的制造过程的剖视图；图48是示出根据第三实施例的制造半导体器件的过程的剖视图，其示出图47之后的制造过程的剖视图；图49是示出根据第三实施例的制造半导体器件的过程的剖视图，其示出图48之后的制造过程的剖视图；图50是示出根据第三实施例的制造半导体器件的过程的剖视图，其示出图49之后的制造过程的剖视图；图51是示出根据第三实施例的制造半导体器件的过程的剖视图，其示出图50之后的制造过程的剖视图；图52是示出根据第三实施例的制造半导体器件的过程的剖视图；图53是示出根据第三实施例的制造半导体器件的过程的剖视图；图54是示意性示出根据第四实施例的半导体器件的构造的剖视图；图55是示意性示出根据第四实施例的半导体器件的构造的剖视图；图56是示意性示出根据第四实施例的半导体器件的构造的剖视图；图57是示出根据第五实施例的第一示例的半导体器件的主要部分的剖视图；图58是示出根据第五实施例的第二示例的半导体器件的主要部分的剖视图。【具体实施方式】下面的实施例是根据需要为了方便起见通过将实施例分成多个部分或实施例本文档来自技高网...
【技术保护点】
一种半导体器件，所述半导体器件包括：第一氮化物半导体层，其在衬底上制成；第二氮化物半导体层，其形成在所述第一氮化物半导体层上；第三氮化物半导体层，其形成在所述第二氮化物半导体层上；第四氮化物半导体层，其形成在所述第三氮化物半导体层上；沟槽，其穿透所述第四氮化物半导体层，并且到达所述第三氮化物半导体层的中间部分；栅电极，其通过栅绝缘膜布置在所述沟槽内；第一电极和第二电极，其形成在所述栅电极两侧上的所述第四氮化物半导体层上方；第一连接部，其将所述第一电极连接到所述第一氮化物半导体层；第二连接部，其将所述第二电极连接到所述第二氮化物半导体层；以及绝缘膜，其形成在所述第一连接部和所述第二氮化物半导体层之间，其中，所述第四氮化物半导体层的电子亲和力小于所述第三氮化物半导体层的电子亲和力，其中，所述第一氮化物半导体层包含第一导电类型的杂质，以及其中，所述第二氮化物半导体层包含第二导电类型的杂质，所述第二导电类型是与所述第一导电类型相反的导电类型。
【技术特征摘要】
...
【专利技术属性】
技术研发人员：中山达峰，宫本广信，冈本康宏，三浦喜直，井上隆，
申请(专利权)人：瑞萨电子株式会社，
类型：发明
国别省市：日本;JP
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。