半导体器件制造技术

一种半导体器件包括：存储块，其包括存储器单元，存储器单元耦接在位线和公共源极线之间，且通过施加至字线的电压来操作；以及操作控制块，其适于对存储块执行擦除操作和预编程操作，其中，操作控制块在擦除操作完成之后执行擦除电平控制操作，使得相对靠近位线的存储器单元的阈值电压和相对靠近公共源极线的存储器单元的阈值电压分布在不同的擦除电平处。

【技术实现步骤摘要】
【专利说明】半导体器件相关申请的交叉引用本申请要求2014年2月3日提交的申请号为10-2014-0012205的韩国专利申请的优先权，其全部公开通过引用合并于此。
本专利技术的各种实施例总体而言涉及一种半导体器件，并且更具体地，涉及一种包括存储块的半导体器件。
技术介绍
与非(NAND)存储器件是一种典型的非易失性半导体存储器件。NAND存储器件可以包括多个存储块，以及可以对相应的存储块执行NAND存储器件的擦除操作。在执行擦除操作时，包括在相应的存储块中的存储器单元的阈值电压将处在擦除电平。当擦除的存储器单元的阈值电压具有相对较宽的电压分布宽度时，在随后的编程操作期间可能出现显著的干扰或扰动。结果，数据储存特性可能会恶化。
技术实现思路
本专利技术的示例性实施例涉及一种能够改善操作特性的半导体器件。根据本专利技术的一个实施例的半导体器件可以包括:存储块，其包括存储器单元，所述存储器单元耦接在位线和公共源极线之间，且通过施加至字线的电压来操作；以及操作控制块，其适于对存储块执行擦除操作，其中，在完成擦除操作之后，操作控制块执行擦除电平控制操作，使得相对靠近位线的存储器单元的阈值电压和相对靠近公共源极线的存储器单元的阈值电压分布在不同的擦除电平处。根据本专利技术的一个实施例的操作半导体器件的方法可以包括以下步骤:将包括在存储块中的字线分成相对靠近公共源极线的第一字线组和相对靠近位线的第二字线组；对存储块执行擦除操作；控制包括在存储块中的存储器单元的擦除电平，其中，包括在第一字线组中的第一存储器单元具有比包括在第二字线组中的第二存储器单元更高的擦除电平；对第一字线组编程；以及对第二字线组编程。【附图说明】图1是说明根据本专利技术的一个实施例的半导体器件的框图；图2是图1中所示的存储器阵列的详图；图3A至图3C是用于描述对字线分组的实例的电路图；图4是用于描述根据本专利技术的一个实施例的操作半导体器件的方法的流程图；图5A至图5E是说明根据本专利技术的一个实施例的半导体器件的单元阈值电压分布的图；图6是说明根据本专利技术的一个实施例的半导体器件的单元阈值电压分布的图；图7是说明根据本专利技术的一个实施例的存储系统的框图；图8是说明根据实施例的执行操作的融合式存储器件或融合式存储系统的框图；以及图9是说明根据本专利技术的一个实施例的包括快闪存储器件的计算系统的框图。【具体实施方式】在下文中，将参照附图更详细地描述本专利技术的各种示例性实施例。提供附图以使得本领域的普通技术人员能够根据示例性实施例来制造和使用本专利技术。在本公开中，附图标记直接对应于本专利技术的各种附图和实施例中的相同编号的部分。还应当注意的是，在本说明书中，“连接/耦接”不仅表示一个部件与另一个部件直接耦接，还表示一个部件经由中间部件与另一个部件间接耦接。另外，只要未在句中特意提及，单数形式可以包括复数形式，且反之亦然。另外，在说明书中使用的“包括/包含”或“包括有/包含有”表示存在或增加一个或更多个部件、步骤、操作以及元件。应当容易理解的是，本公开中的“在…上”和“在…之上”的含义应当采用最广义的方式来解释，使得“在…上”的意思不仅表示“直接在某物上”，还包括在具有中间特征或中间层的情况下“在某物上”的意思，并且“在…之上”的意思不仅表示直接在某物的顶部上，还包括在具有中间特征或中间层的情况下在某物的顶部上的意思。图1是说明根据本专利技术的一个实施例的半导体器件的图。参见图1，半导体器件可以包括存储器阵列110和操作控制块120至170。存储器阵列110可以包括多个存储块I1MB。图2是图1中所示的存储器阵列的详图。参见图2，存储块110MB中的每个可以包括耦接在位线BLe和BLo与公共源极线SL之间的多个存储串ST。换言之，存储串ST中的每个可以和与其相对应的位线BLe和BLo中的每个耦接，并且与公共源极线SL耦接。存储串ST中的每个可以包括:源极选择晶体管SST，其具有与公共源极线SL耦接的源极；单元串，其包括彼此串联耦接的多个存储器单元COO至CnO ；以及漏极选择晶体管DST，其具有与位线BLe或BLo耦接的漏极。包括在单元串中的存储器单元COO至CnO可以串联耦接在源极选择晶体管SST和漏极选择晶体管DST之间。源极选择晶体管SST的栅极可以与源极选择线SSL耦接。存储器单元COO至CnO的栅极可以分别与字线WLO至WLn耦接。漏极选择晶体管DST的栅极可以与漏极选择线DSL耦接。漏极选择晶体管DST可以控制单元串COO至CnO和位线之间的连接或断开。源极选择晶体管SST可以控制单元串COO至CnO和公共源极线SL之间的连接或断开。在NAND快闪存储器件中，包括在存储器单元块中的存储器单元可以被划分成物理页或逻辑页。例如，与单个字线WLO耦接的存储器单元COO至COk可以形成单个物理页PAGE。另外，与字线WLO耦接的偶数存储器单元可以形成偶数页，而奇数存储器单元可以形成奇数页。这种页(或者偶数页和奇数页)可以是用于编程操作或读取操作的基本单位。存储块中的字线可以被分成多个组。图3A至图3C是用于描述将图2中所示的字线分成多个组的实例的电路图。参见图3A，存储块中的字线可以被分成两组。当存储块包括三十二个字线WLO至WL31时，靠近源极选择线SSL或者公共源极线SL的第一字线WLO至第十六字线WL15可以被分成第一字线组WLGO，而靠近漏极选择线DSL或位线BL的第十七字线WL16至第三十二字线WL31可以被分成第二字线组WLGl。参见图3B，存储块中的字线可以被分成多个组。例如，当存储块包括三十二个字线WLO至WL31时，字线WLO至WL31可以被分成八个字线组WLGO至WLG7。第一字线组WLGO至第四字线组WLG3可以靠近源极选择线SSL或公共源极线SL，而第五字线组WLG4至第八字线组WLG7可以靠近漏极选择线DSL或位线BL。在另一个实例中，字线WLO至WL31可以被分成比八个更多或更少的字线组。参见图3C，可以组合字线，使得字线组中的每个可以包括不同数目的字线。在字线组较靠近漏极选择线DSL或位线BL时，字线组可以包括较多的字线。在字线组较远离源极选择线SSL或公共源极线SL时，字线组可以包括较少的字线。例如，字线组WLG5可以包括字线WL16至WL31，而字线组WLGO可以包括字线WLO和WLl。另一方面，尽管在图3C中未示出，但是在字线组较靠近漏极选择线DSL或位线BL时，字线组可以包括较少的字线，而在字线组较靠近源极选择线SSL或公共源极线SL时，字线组可以包括较多的字线。已参照具有32个字线的实例进行了描述。然而，当具有64、128、256或更多个字线时，可以采用与上述大体上相同的方式将存储块中的字线分成各种组。另外，在存储器单元耦接在与半导体衬底大体上垂直的位线和公共源极线之间的三维存储块中，也可以采用与上述大体上相同的方式将存储块中的字线组合成各种组。再次参见图1，操作控制块120至170可以对与选中的字线耦接的存储器单元执行编程循环、擦除循环和读取操作。编程循环可以包括编程操作和验证操作，而擦除循环可以包括擦除操作和验证操作。操作控制块120至170可以执行编程操作(或后编程操作)以控制擦除循环之后存储器单元的阈值电压分布的擦除电平。为了执本文档来自技高网...

【技术保护点】
一种半导体器件，包括：存储器块，其包括存储器单元，所述存储器单元耦接在位线和公共源极线之间，且通过施加至字线的电压来操作；以及操作控制块，其适于对所述存储块执行擦除操作和预编程操作；其中，所述操作控制块在所述擦除操作完成之后执行擦除电平控制操作，使得相对靠近所述位线的存储器单元的阈值电压和相对靠近所述公共源极线的存储器单元的阈值电压分布在不同的擦除电平处。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：李元熙，
申请(专利权)人：爱思开海力士有限公司，
类型：发明
国别省市：韩国;KR