像素阵列制造技术

本发明专利技术是有关于一种像素阵列，其包括多条第一信号线、多条第二信号线、多个主动元件、多个像素电极、多条选择线以及多个凸出物。第二信号线电性绝缘于第一信号线且与第一信号线交错。各主动元件分别与其中第一信号线以及其中第二信号线电性连接。像素电极与主动元件电性连接。选择线电性绝缘于第二信号线且与第一信号线交错以形成多个交错处。交错处包括多个第一交错处以及多个第二交错处。选择线在第一交错处与第一信号线电性连接。凸出物设置于选择线与第一信号线之间，且位于第二交错处。本发明专利技术提供的技术方案可有效地排除因桥接处图形所产生的假缺陷的干扰。

【技术实现步骤摘要】

本专利技术是有关于一种像素阵列，且特别是有关于一种适用于窄边框设计的像素阵列。
技术介绍
近年来，随着科技产业日益发达，电子装置例如移动电话(mobile phone)、平板计算机(tablet computer)或电子书(eBook)已广泛地应用于日常生活中。当这些电子装置越来越普及，并朝向便利与多功能的设计方向发展时，消费者在选购这些电子装置的时候，具有窄边框(slim border)的显示装置已逐渐成为软硬件功能之外，一个重要的选购因素。一般来说，为了因应荧幕外型设计朝向轻量化以及显示区最大化的发展，通常会借由缩小荧幕周围用以遮蔽连接线路的非显示区，来加大荧幕的显示区，使显示装置符合窄边框的设计需求。如图1所示，为了传递驱动信号与显示资信，显示装置需要设置交错的第一信号线10及第二信号线20。近年来发展出一种窄化边框的设计，其在第一信号线10及第二信号线20之外设置选择线30，并使选择线30在桥接处X与对应的第一信号线10电性连接，如此一来，芯片40可通过这些选择线30将驱动信号传递至对应的第一信号线10，以驱动对应的主动元件50。由于这种布线设计可使第一信号线10与第二信号线20由显示区A的同一边拉线至芯片40，因此可窄化非显示区在其他边上的宽度W，从而实现窄边框的设计。由于在选择线30与第一信号线10的所有交错处中，桥接处X设置有选择线30电性连接至对应的第一信号线10的连接结构，使得桥接处X的结构不同于其余交错处的结构，因此进行光学检测的过程中，可能会检测出许多因桥接处X结构而造成的假缺陷。换言之，这些桥接处的结构容易造成光学检测时的干扰，而影响了缺陷检测的进行。有鉴于上述现有的桥接处的结构存在的缺陷，本专利技术人基于从事此类产品设计制造多年丰富的实务经验及专业知识，并配合学理的运用，积极加以研究创新，以期创设一种新型的像素阵列，能够改进一般现有的桥接处的结构，使其更具有实用性。经过不断的研究、设计，并经过反复试作样品及改进后，终于创设出确具实用价值的本专利技术。
技术实现思路
本专利技术的目的在于，提供一种像素阵列，所要解决的技术问题是其可改善桥接处图形造成光学检测时的干扰，从而更加适于实用。本专利技术的目的及解决其技术问题是采用以下技术方案来实现的。依据本专利技术提出的一种像素阵列，其包括多条第一信号线、多条第二信号线、多个主动元件、多个像素电极、多条选择线以及多个凸出物。第二信号线电性绝缘于第一信号线且与第一信号线交错。各主动元件分别与其中第一信号线以及其中第二信号线电性连接。像素电极与主动元件电性连接。选择线电性绝缘于第二信号线且与第一信号线交错以形成多个交错处。交错处包括多个第一交错处以及多个第二交错处。选择线在第一交错处与第一信号线电性连接。凸出物设置于选择线与第一信号线之间，且位于第二交错处。本专利技术的目的及解决其技术问题还可采用以下技术措施进一步实现。在本专利技术的一个实施例中，上述的像素阵列更包括绝缘层。绝缘层至少位于第一信号线以及选择线之间，且凸出物位于绝缘层与选择线之间，其中绝缘层具有对应第一交错处的多个开口，且第一选择线通过开口与第一信号线接触。在本专利技术的一个实施例中，上述的各凸出物在第一信号线上的正投影的轮廓相同于各开口在第一信号线上的正投影的轮廓。在本专利技术的一个实施例中，上述的各主动元件包括栅极、通道层、源极以及漏极。通道层与栅极上下相对且绝缘层位于通道层与栅极之间。源极以及漏极分别位于通道层的相对两侧。在本专利技术的一个实施例中，上述的凸出物与主动元件的通道层位于同一层。在本专利技术的一个实施例中，上述的各选择线跨越多个凸出物，且选择线在第二交错处的高度大于选择线在其余位置的高度。在本专利技术的一个实施例中，上述的各第一信号线跨越多个凸出物，且第一信号线在第二交错处的高度大于第一信号线在其余位置的高度。在本专利技术的一个实施例中，上述的凸出物的材质不同于绝缘层的材质。在本专利技术的一个实施例中，上述的凸出物的数量相同于第二交错处的数量，且各凸出物位于其中第二交错处。在本专利技术的一个实施例中，上述的凸出物具有相同的形状及尺寸。在本专利技术的一个实施例中，上述的各凸出物为岛状凸出物。在本专利技术的一个实施例中，上述的凸出物不与第一信号线直接接触。在本专利技术的一个实施例中，上述的各选择线仅与其中第一信号线电性连接。借由上述技术方案，本专利技术至少具有下列优点:基于上述，本专利技术的像素阵列在桥接处(第一交错处)以外的交错处(第二交错处)设置凸出物，使得在第一交错处与第二交错处所检测到的图形大致上相同，以便排除因桥接处图形所产生的假缺陷的干扰。为让本专利技术的上述特征和优点能更明显易懂，下文特举实施例，并配合所附图式作详细说明如下。【附图说明】图1是现有习知的一种像素阵列的仰视示意图。图2A是依照本专利技术的一个实施例的一种像素阵列的仰视示意图。图2B是图2A中区域B的一种像素阵列的放大示意图。图2C至图2G分别是图2B中剖线A_A、B_B、C_C、D_D、E-E的剖面示意图。图3A是图2A中区域B的另一种像素阵列的放大示意图。图3B至图3F分别是图3A中剖线F-F、G-G、H_H、1_1、J-J的剖面示意图。图4及图5是图2A中区域B的其他种像素阵列的放大示意图。【主要元件符号说明】10、110:第一信号线20、120:第二信号线30、150:选择线40:芯片50、130、130a、130b、130c:主动元件100、200、300、400:像素阵列140:像素电极160:凸出物A:显示区B:区域CH:通道层Dl:第一方向D2:第二方向DE:漏极GE:栅极G1:绝缘层OG:平坦层S:基板SE:源极W:宽度W1、W2、W3:开口X:桥接处Xl:第一交错处X2:第二交错处A-A、B-B、C_C、D_D、E_E、F_F、G_G、H-H、1-Ι, J-J:剖线【具体实施方式】为更进一步阐述本专利技术为达成预定专利技术目的所采取的技术手段及功效，以下结合附图及较佳实施例，对依据本专利技术提出的像素阵列其【具体实施方式】、结构、特征及其功效，详细说明如后。图2A是依照本专利技术的一个实施例的一种像素阵列的仰视示意图。图2B是图2A中区域B的一种像素阵列的放大示意图。图2C至图2G分别是图2B中剖线A-A、B-B、C-C、D-D,E-E的剖面示意图。请参阅图2A至图2G，本实施例的像素阵列100例如设置在基板S上，且像素阵列100包括多条第一信号线110、多条第二信号线120、多个主动元件130、多个像素电极140、多条选择线150以及多个凸出物160。第二信号线120电性绝缘于第一信号线110，且与第一信号线110交错。详言之，本实施例的第一信号线110沿第一方向Dl排列且分别沿第二方向D2延伸。另一方面，第二信号线120沿第二方向D2排列且分别沿第一方向Dl延伸。第一方向Dl与第二方向D2相交，且第一方向Dl例如垂直于第二方向D2,但本专利技术不限于此。在本实施例中，各主动元件130分别与其中第一信号线110以及其中第二信号线120电性连接。第一信号线110与第二信号线120的其中一者作为扫描线，而其中另一者作为数据线。两者实际传递的信号种类端视这些信号线与主动元件130所连接的构件而定。具体地，主动元件130例如包括栅极GE、通道层CH、源极SE本文档来自技高网...

【技术保护点】
一种像素阵列，其特征在于包括：多条第一信号线；多条第二信号线，电性绝缘于上述第一信号线，且与上述第一信号线交错；多个主动元件，分别与其中该第一信号线以及其中该第二信号线电性连接；多个像素电极，与上述主动元件电性连接；多条选择线，电性绝缘于上述第二信号线，且与上述第一信号线交错以形成多个交错处，上述交错处包括多个第一交错处以及多个第二交错处，上述选择线在上述第一交错处与上述第一信号线电性连接；以及多个凸出物，设置于上述选择线与上述第一信号线之间，且位于上述第二交错处。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：吴淇铭，阎淑萍，温一龙，
申请(专利权)人：元太科技工业股份有限公司，
类型：发明
国别省市：中国台湾;71