稳压器制造技术

本发明专利技术提供在稳定状态下不进行过冲的抑制而能够防止输出电压的下降、输出噪声的增大的稳压器。采用这样的结构，即，具备：基于输出电压检测过冲的过冲检测电路；基于过冲检测电路的输出控制误差放大电路的输出端子的过冲抑制电路；以及基于误差放大电路的输出电压辨识输出晶体管的状态的驱动器状态辨识电路，驱动器状态辨识电路控制过冲抑制电路的动作。

【技术实现步骤摘要】

本专利技术涉及即使电源变动也能将输出电压稳定化的稳压器。
技术介绍
对现有的稳压器进行说明。图7是示出现有的稳压器的电路图。现有的稳压器具备PMOS晶体管702、703、710、106 ；NM0S晶体管704、705、706、707、708、709 ;基准电压产生电路701 ;电阻104、105、712 ;电容711 ;接地端子100 ;输出端子102 ;以及电源端子101。在输出端子102的输出电压Vout处于稳定状态的情况下，电容711被充电至与输出电压Vout相同的电压，因此NMOS晶体管707、708的栅极电压为0V。输出电压Vout因某些条件而快速上升，当该上升电压超过NMOS晶体管707、708的栅极阈值电压时NMOS晶体管707、708导通。而且，若NMOS晶体管707导通，则在NMOS晶体管707中流过漏极电流。该电流加到在NMOS晶体管706生成的恒流的偏置电流而增加差分放大电路的偏置电流。若输出电压Vout上升，则NMOS晶体管705的漏极电压下降。此时偏置电流增加，因此NMOS晶体管705的漏极电流也增加，能够对与NMOS晶体管705的漏极连接的PMOS晶体管710的栅极电容快速充电。因此，与偏置电流仅为NMOS晶体管706的情况相比，能够迅速将PMOS晶体管710导通。其结果是，能够使PMOS晶体管106的栅极电压迅速上升，并能迅速增大PMOS晶体管106的导通电阻，因此能够迅速抑制从电源端子101供给的电流并能抑制过冲(例如，参照专利文献I图1)。专利文献1:日本特开2009 - 53783号公报。
技术实现思路
然而，现有的稳压器存在这样的课题，S卩，在不怎么产生过冲的稳定状态下，也以与输出端子连接的电容检测过冲，因此有过度检测过冲的倾向，使输出电压下降或输出噪声增大。本专利技术鉴于上述课题而成，提供稳定状态下不进行过冲的抑制而能够防止输出电压的下降、输出噪声的增大的稳压器。为了解决现有的课题，本专利技术的稳压器采用如下的结构。采用这样的结构，即，具备:基于输出电压检测过冲的过冲检测电路；基于过冲检测电路的输出控制误差放大电路的输出端子的过冲抑制电路；以及基于误差放大电路的输出电压辨识输出晶体管的状态的驱动器状态辨识电路，驱动器状态辨识电路控制过冲抑制电路的动作。本专利技术的稳压器构成为仅在非调节状态时抑制输出电压的过冲，因此能够防止通常状态下的输出电压的下降、输出噪声的增大。另外，还有能削减稳定状态下的功耗的效果O【附图说明】图1是示出第一实施方式的稳压器的结构的电路图。图2是示出第一实施方式的稳压器的各节点的电压的时间变化的图。图3是示出第二实施方式的稳压器的结构的电路图。图4是示出第三实施方式的稳压器的结构的电路图。图5是示出电平移位电路的一个例子的电路图。图6是示出电平移位电路的其他例子的电路图。图7是示出现有的稳压器的结构的电路图。标号说明 100接地端子；101电源端子；102输出端子；103误差放大电路；107基准电压电路；123、131、301、512恒流电路；110过冲检测电路；120驱动器状态辨识电路；130过冲抑制电路；401电平移位电路。【具体实施方式】 以下，参照附图，对本专利技术的实施方式进行说明。<第一实施方式> 图1是第一实施方式的稳压器的电路图。第一实施方式的稳压器具备:误差放大电路103 ；PMOS晶体管121、132、106 ；NMOS晶体管141,133 ;基准电压电路107 ;恒流电路123,131 ;恒压电路113 ;电阻104、105、112 ；电容111 ;反相器122 ;接地端子100 ;输出端子102 ;以及电源端子101。由电容111、电阻112、恒压电路113构成过冲检测电路110。由PMOS晶体管121、恒流电路123、反相器122构成驱动器状态辨识电路120。由恒流电路131、PMOS晶体管132、NMOS晶体管133构成过冲抑制电路130。接着，对第一实施方式的稳压器的连接进行说明。误差放大电路103的反相输入端子与基准电压电路107的正极连接，同相输入端子与电阻104和105的连接点连接，输出端子与PMOS晶体管106的栅极连接。基准电压电路107的负极与接地端子100连接，电阻105的另一个端子与接地端子100连接，电阻104的另一个端子与输出端子102连接。电容111的一个端子与输出端子102连接，另一个端子与NMOS晶体管133的栅极连接。电阻112的一个端子与NMOS晶体管133的栅极连接，另一个端子与恒压电路113的正极连接。恒压电路113的负极与接地端子100连接。PMOS晶体管121的栅极与误差放大电路103的输出端子连接，漏极与反相器122的输入连接，源极与电源端子101连接。恒流电路123的一个端子与反相器122的输入连接，另一个端子与接地端子100连接。NMOS晶体管141的栅极与反相器122的输出连接，漏极与NMOS晶体管133的栅极连接，源极与接地端子100连接。NMOS晶体管133的漏极与PMOS晶体管132的栅极连接，源极与接地端子100连接。恒流电路131的一个端子与电源端子101连接，另一个端子与PMOS晶体管132的栅极连接。PMOS晶体管132的漏极与PMOS晶体管106的栅极连接，源极与电源端子101连接。PMOS晶体管106的漏极与输出端子102连接，源极与电源端子101连接。接着，对第一实施方式的稳压器的动作进行说明。当电源电压VDD输入电源端子101时，稳压器从输出端子102输出输出电压Vout。电阻104和105对输出电压Vout进行分压，输出反馈电压Vfb。误差放大电路103对输入到反相输入端子的基准电压电路107的基准电压Vref与输入到同相输入端子的反馈电压Vfb进行比较，控制作为输出晶体管而动作的PMOS晶体管106的栅极电压，以使输出电压Vout恒定。若输出电压Vout高于既定电压，则反馈电压Vfb变得比基准电压Vref高。因此，误差放大电路103的输出信号(PM0S晶体管106的栅极电压)变高，PMOS晶体管106截止，因此输出电压Vout变低。另外，若输出电压Vout低于既定电压，则进行与上述相反的动作，从而输出电压Vout变尚。这样，稳压器以使输出电压Vout丨旦定的方式动作。将该输出电压Vout被控制为恒定的状态称为稳定状态。当输入到电源端子101的电源电压VDD尚低时，输出端子102的输出电压Vout输出比既定电压低的电压。将稳压器的该状态称为非调节状态。将NMOS晶体管133的栅极设为节点NUNMOS晶体管141的栅极设为节点N2、PM0S晶体管106的栅极设为节点DRVG。图2是示出第一实施方式的稳压器的各节点的电压的时间变化的图。当稳压器处于非调节状态时，输出电压Vout成为比既定电压低的电压。因此，反馈电压Vfb变得比基准电压Vref低，节点DRVG的电压下降，因此成为PMOS晶体管106的栅极源极间电压大的状态。在此，驱动器状态辨识电路120的反相电平被设定在比稳定状态时的节点DRVG的电压低的电压。因此，因为节点DRVG的电压小于驱动器状态辨识电路120的反相电平，所以PMOS晶体管121想要流动的电流比恒流电路1本文档来自技高网...

【技术保护点】
一种稳压器，包括：基准电压电路，产生基准电压；输出晶体管，输出输出电压；误差放大电路，对将所述输出电压分压后的分压电压与所述基准电压之差进行放大并输出，控制所述输出晶体管的栅极；过冲检测电路，对输入端子输入基于所述输出电压的电压；以及过冲抑制电路，对输入端子输入所述过冲检测电路的输出，输出端子与所述误差放大电路的输出端子连接，所述稳压器的特征在于，具备：驱动器状态辨识电路，输入端子与所述误差放大电路的输出端子连接，辨识所述输出晶体管的状态；以及第一晶体管，栅极与所述驱动器状态辨识电路的输出端子连接，漏极与所述过冲抑制电路的输入端子连接，根据所述驱动器状态辨识电路的输出使所述过冲抑制电路的动作停止。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：富冈勉，杉浦正一，
申请(专利权)人：精工电子有限公司，
类型：发明
国别省市：日本;JP