堆叠式芯片装置制造方法及图纸

本发明专利技术涉及一种堆叠式芯片装置，堆叠式芯片装置包含：第一堆叠单元，第一堆叠单元包括针对单元装置区域分别布置的多个电极图案，以及形成为经连接以横跨单元装置区域的公共电极图案；第二堆叠单元，第二堆叠单元布置在第一堆叠单元的顶部部分上，并且包括多个第一导体图案；以及第三堆叠单元，第三堆叠单元布置在第一堆叠单元的底部部分上，并且包括多个第二导体图案，其中第一导体图案以及第二导体图案形成于多个片材上，形成于一个片材上的第一导体图案以及第二导体图案是跨越多个单元装置区域而形成，并且第一导体图案以及第二导体图案通过形成为穿过至少一些所述片材的通路垂直地连接。

【技术实现步骤摘要】

本专利技术涉及一种堆叠式芯片装置，其中具有不同特性的单元装置组合到单一芯片，并且更特定地说，本专利技术涉及一种非定向的(undirected)并且已确保可靠性的堆叠式芯片装置。
技术介绍
在电子装置中，代表性无源装置包含电阻器R、电容器C以及电感器L，并且这些无源装置的功能以及作用是各种各样的。举例来说，电阻器控制流过电路的电流的流动，并且还起到在交流电电路中实现阻抗匹配的作用。电容器基本上起到阻断直流电并且传输交流电信号的作用，配置时间常数电路、延迟电路、RC电路以及LC滤波器电路，并且移除自身的噪声。电感器执行移除高频噪声以及阻抗匹配的功能。另外，归因于根据外加电压而变化的电阻，变阻器装置广泛地用作保护装置以用于保护重要的电子组件以及电路免受过电压(浪涌电压)以及静电的影响。换句话说，即使电流未流过布置在电路内部的变阻器装置，当不小于某一电压的过电压或归因于发光的过电压施加在变阻器的两个端子上时，变阻器装置的电阻也会快速地减小，几乎所有电流均流过变阻器装置，并且没有电流流过其它装置，并且因此，电路被保护免受过电压的影响。这些变阻器装置最近倾向于被小型化以及排列以便响应于电子装置的小型化而保护大规模集成电路等等免受静电以及过电压的影响。举例来说，可通过组合变阻器装置与电阻器装置来有效地保护重要的电子组件或电路免受过电压的影响，并且可通过组合变阻器装置与电感器装置以移除噪声分量来确保电子组件或电路的稳定操作。以此方式，当各种单元装置组合到一个芯片时，多个片材(sheet)在垂直方向上堆叠以制造芯片，并且包含用于实现每一装置的电极的导电图案形成于每一片材上。此时，堆叠式芯片装置变得具有根据单元装置的水平安排或垂直堆叠安排的方向性。换句话说，堆叠式芯片在水平方向或垂直方向上具有不同特性的方向性。在这种状况下，需要在用于电子电路中时对应于方向性来使用堆叠式芯片，并且需要指示方向辨识标记，使得可在制造堆叠式芯片时区分方向性。因此，制造工艺变得复杂，在其使用中必须要小心，并且装配任务会延迟。另外，在堆叠式芯片装置中，形成穿透每一片材上的导电图案的通孔，并且通过用导体来填充通孔而在垂直方向上连接导电图案。此时，因为芯片是通过使多个片材堆叠以及压缩而制造，所以应力积聚在通孔被布置的区域上，尤其是在通孔以重叠方式被布置的区域上，通孔中的导体被修改，并且与邻近于通孔中的导体的导电图案相隔的距离相较于原先设计的距离变得较靠近。因此，未适当地实现堆叠式芯片装置的设计特性。当通孔中的导体变得被严重地修改时，电被部分地集中为短路、造成漏电流或产生瞬态电流。专利文献1:韩国专利特许公开公告第10-2011—0049200号
技术实现思路
本专利技术提供一种非定向的并且可用性极佳的堆叠式芯片装置。本专利技术还提供一种能够限定或防止漏电流或瞬态电流并且确保可靠性的堆叠式芯片装置。根据示范性实施例，一种堆叠式芯片装置包含:第一堆叠单元，第一堆叠单元包括针对单元装置区域分别布置的多个电极图案，以及形成为经连接以横跨单元装置区域的公共电极图案；第二堆叠单元，第二堆叠单元布置在第一堆叠单元的顶部部分上，并且包括多个第一导体图案；以及第三堆叠单元，第三堆叠单元布置在第一堆叠单元的底部部分上，并且包括多个第二导体图案，其中第一导体图案以及第二导体图案形成于多个片材上，形成于一个片材上的第一导体图案以及第二导体图案是跨越多个单元装置区域而形成，并且第一导体图案以及第二导体图案通过通路垂直地连接，其中通路形成为穿过至少一些片材。第一导体图案以及第二导体图案可形成于一个片材上以横跨至少两个单元装置，通路可包含形成于第一导体图案的中心部分上的第一中心通路、形成于第一导体图案的末端部分上的第一末端部分通路、形成于第二导体图案的中心部分上的第二中心通路，以及形成于第二导体图案的末端部分上的第二末端部分通路，第一中心通路以及第二中心通路的中心轴线可彼此分离，并且第一末端部分通路以及第二末端部分通路可在水平方向上分离地布置。第一中心通路以及第一末端部分通路可在垂直方向上交替地形成，并且第二中心通路以及第二末端部分通路可在垂直方向上交替地形成。堆叠式芯片装置可进一步包含:多个第一外部端子，多个第一外部端子经配置以连接到多个电极图案的部分以及多个第一导体图案；多个第二外部端子，多个第二外部端子经配置以连接到多个电极图案的其余部分以及多个第二导体图案；以及公共外部端子，公共外部端子连接到公共电极图案。第一外部端子以及第二外部端子交替地布置。多个电极图案的一个经暴露末端部分的宽度可窄于另一末端部分的宽度，并且多个电极图案的末端部分中的至少一者可偏离经配置以将电极图案划分成两个部分的中心线。公共电极图案可包含在面对通路的部分的至少部分上的非导体区域。根据另一示范性实施例，一种堆叠式芯片装置包含:第一堆叠单元，第一堆叠单元包括针对单元装置区域分别布置的多个电极图案，以及形成为经连接以横跨单元装置区域的公共电极图案；以及导体堆叠单元，导体堆叠单元经配置以布置在第一堆叠单元的顶部部分以及底部部分的至少一个侧上，并且包括多个导体图案，其中导体图案形成于多个片材上，并且通过通路垂直地连接，其中通路形成为穿过至少一些片材并且公共电极图案包括在面对通路的部分的至少部分上的非导体区域。导体堆叠单元可包含:第二堆叠单元，第二堆叠单元布置在第一堆叠单元的顶部部分上，并且包含多个第一导体图案；以及第三堆叠单元，第三堆叠单元布置在第一堆叠单元的底部部分上，并且包含多个第二导体图案，其中第一导体图案以及第二导体图案中的至少一者形成于多个片材上，并且第一图案以及第二图案中的至少一者通过通路垂直地连接，其中通路形成为穿过至少一些所述片材。公共电极图案可包含形成于电极图案的顶部部分上的顶部公共电极图案，以及形成于电极图案的底部部分上的底部公共电极图案，顶部公共电极图案可包含在面对经配置以垂直地连接第一导体图案的第一通路的部分上的非导体区域，并且底部公共电极图案可包含在面对经配置以垂直地连接第二导体图案的第二通路的部分上的非导体区域。公共电极图案可包含形成于电极图案的顶部部分上的顶部公共电极图案，以及形成于电极图案的底部部分上的底部公共电极图案，并且顶部公共电极图案以及底部公共电极图案可包含在面对经配置以垂直地连接第一导体图案的第一通路的部分上以及在面对经配置以垂直地连接第二导体图案的第二通路的部分上的非导体区域。第一通路可包含形成于第一导体图案的中心部分处的第一中心通路，以及形成于第一导体图案的末端部分处的第一末端部分通路，第二通路可包含形成于第二导体图案的中心部分处的第二中心通路，以及形成于第二导体图案的末端部分处的第二末端部分通路，并且第一末端部分通路以及第二末端部分通路可在水平方向上分离地布置在不同位置处。电极图案可包含在面对通路的部分的至少部分上的非导体区域。公共电极图案可形成于片材上，并且非导体区域可包含公共电极图案的部分被移除并且片材被暴露的区域。另外，非导体区域包括经配置以覆盖公共电极图案的部分的绝缘层。此外，非导体区域可以与通路的尺寸相同或大于通路的尺寸的尺寸而形成。【附图说明】可从结合随附图式而进行的以下描述更详细地理解示范性实施例，在图式中:图1为示意性地说明根据示范性实施本文档来自技高网...

【技术保护点】
一种堆叠式芯片装置，其特征在于，包括：第一堆叠单元，所述第一堆叠单元包括针对单元装置区域分别布置的多个电极图案，以及形成为经连接以横跨所述单元装置区域的公共电极图案；第二堆叠单元，所述第二堆叠单元布置在所述第一堆叠单元的顶部部分上，并且包括多个第一导体图案；以及第三堆叠单元，所述第三堆叠单元布置在所述第一堆叠单元的底部部分上，并且包括多个第二导体图案，其中所述第一导体图案以及所述第二导体图案形成于多个片材上，形成于一个片材上的所述第一导体图案以及所述第二导体图案是跨越多个单元装置区域而形成，并且所述第一导体图案以及所述第二导体图案通过通路垂直地连接，所述通路形成为穿过至少一些所述片材。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：朴寅吉，卢泰亨，金炅泰，徐泰根，李明镐，李敏洙，
申请(专利权)人：英诺晶片科技股份有限公司，
类型：发明
国别省市：韩国;KR