一种多总线保护出口仲裁容错方法技术

本发明专利技术公开一种多总线保护出口仲裁容错系统，包括第一电源、第二电源、若干个CPU、若干过滤芯片、动作计数器、返回计数器、比较器和出口继电器；CPU各连接一个过滤芯片，动作计数器、返回计数器均连接过滤芯片，动作计数器、返回计数器的输出端连接比较器的输入端，比较器的输出端与出口继电器的输入端的负极相连，出口继电器输入端的正极连接第二电源；第一电源连接过滤芯片、动作计数器、返回计数器、比较器；本发明专利技术兼顾了冗余和容错的设计原则，实现保护装置中多CPU防拒动和防误动的有机统一。

【技术实现步骤摘要】

本专利技术涉及工业自动化控制
，特别是涉及。
技术介绍
随着电力系统中继电保护装置的集成度越来越高，单个保护装置承担的保护功能越来越多，有的甚至一台机组的所有主保护和后备保护都集中在一个保护装置上，这就使得装置内硬件系统的任何一个环节出现问题的时候，被保护对象会有失去部分或者全部保护的可能。现有保护装置有的使用单CPU系统，当这个系统的任何环节发生故障的时候，整个装置都无法按要求动作，容易造成误动或者拒动；有的装置的多CPU系统设计在单个总线上，如果该总线发生故障，则每个CPU系统均不能正常工作；有的装置使用的是双CPU系统，但其中一个CPU系统控制保护装置的出口总启动继电器，另一个CPU系统用于控制保护跳闸出口，这还是一种简单的串行设计的思路，当这两个CPU系统任何一个环节出现故障，仍会造成保护装置拒动。以上装置都不能很好的解决继电保护的容错性和可靠性要求。
技术实现思路
本专利技术的目的是针对以上现有技术存在的问题，提出一种既可以解决保护装置误动问题，又可以增加装置容错能力的多总线保护出口仲裁容错系统，充分体现多CPU系统在可靠性的优势而满足实际应用中对保护装置的可靠性和容错性上的要求。本专利技术技术方案如下: 一种多总线保护出口仲裁容错系统，包括第一电源、第二电源、若干个CPU (CPUKCPU2…CPUn)、若干过滤芯片(U1、U2…Un)、动作计数器、返回计数器、比较器和出口继电器K； CPU各连接一个过滤芯片，动作计数器、返回计数器均连接过滤芯片，动作计数器、返回计数器的输出端连接比较器的输入端，比较器的输出端与出口继电器K的输入端的负极相连，出口继电器K输入端的正极接第二电源； 第一电源连接过滤芯片(U1、U2…Un)、动作计数器、返回计数器、比较器。本专利技术为了能够增强容错性，多总线保护出口容错系统的回路上设置完全相同并且相互独立的多个CPU，每个CPU均单独输出保护出口信号和故障信号，过滤芯片通过故障信号判断每个CPU信号的有效性，过滤芯片用于过滤出保护出口信号中的有效信号；动作计数器、返回计数器通过并统计有效的保护出口信号中保护动作的数量和保护返回的数量，比较器比较两者大小，只有当保护动作的数量大于保护返回的数量时，系统才驱动出口继电器动作，否则系统驱动出口继电器返回。这样就兼顾了冗余和容错的设计原则，真正做到了保护装置中多CPU系统防拒动和防误动的有机统一。如果需要对CPU电源进行保护，本系统还包括二极管，二极管与第一电源串联后连接过滤芯片、动作计数器、返回计数器和比较器；如果若干个CPU包括有各自独立的电源，较优地，第一电源包括若干个独立的电源，第一电源的若干个独立的电源均分别连接一个二极管；这样，本专利技术能够应用于多电源多总线的装置中，提高系统电源的可靠性。较优地，过滤芯片、动作计数器、返回计数器、比较器能够封装在复杂可编程逻辑器件(CPLD)内。较优地，CPU和过滤芯片的数量相同，一个CPU对应连接一个过滤芯片。一种多总线保护出口仲裁容错方法，包括以下步骤， SI，η个CPU (CPUK CPU2…CPUn)输出保护出口信号ESG1、ESG2…ESGn分别到η个过滤芯片U1、U2...Un的输入管脚(IN)，η个CPU (CPUUCPU2...CPUn)输出故障信号DER1、DER2...DERn分别到η个过滤芯片(Ul、U2...Un)的使能管脚EN; S2，过滤芯片根据故障信号DER1、DER2...DERn对保护出口信号ESGl、ESG2...ESGn进行过滤，输出有效的保护出口信号； S3，过滤芯片(U1、U2…Un)的输出管脚OUT分别接到动作计数器和返回计数器的输入管脚IN1、IN2…INn，动作计数器的输出管脚(OUT)接到比较器的第一输入管脚，返回计数器的输出管脚(OUT)接到比较器的第二输入管脚，比较器的输出管脚(OUT)输出控制信号ESG ； S4，动作计数器、返回计数器在有效的保护出口信号中计算出当前动作信号的数量和返回信号的数量； S5，比较器的输出管脚OUT与出口继电器K输入端的负极相连，出口继电器输入端的正极接第二电源；比较器比较动作信号的数量和返回信号的数量的大小:当动作信号的数量大于返回信号的数量时，控制信号ESG输出动作电平；当动作信号的数量小于等于返回信号的数量时，控制信号ESG输出返回电平。与现有技术相比，本专利技术包括以下有益效果: I)本专利技术一种多总线保护出口仲裁容错系统包括多个相同并且相互独立的CPU，每个CPU系统均单独输出保护出口信号和故障信号，过滤芯片通过保护出口仲裁容错判断每个CPU系统信号的有效性，动作计数器、返回计数器通过并统计有效的保护出口信号中保护动作的数量和保护返回的数量，比较器比较两者大小，兼顾了冗余和容错的设计原则，实现保护装置中多CPU防拒动和防误动的有机统一。2)多个系统的电源串联各自的二极管连接到控制芯片上，保证了系统电源的可靠性，只要有一个系统的电源正常，系统都可以正常工作； 3)相互独立的CPU输出各自独立的故障信号和保护出口信号，故障信号闭锁各自的保护出口信号，可以防止CPU系统崩溃或者电源丢失造成的错误信号从而影响系统判断的可靠性，提高了装置的容错性； 4)当所有CPU系统均正常工作，发出正确信号的时候，系统可以正常出口，满足了系统的正确性要求； 5)当保护不应该动作时，其中一个CPU系统判断错误，发出错误的动作信号的时候，由于返回计数器的计数返回信号的数量大于等于动作计数器计数的动作信号的数量，可以有效的屏蔽该信号，实现装置的冗余性； 6)当保护应该动作时，其中一个CPU系统判断错误，没有发出动作信号的时候，由于动作计数器的计数动作信号的数量大于返回计数器的计数返回信号的数量，系统可以正常出口，实现装置的容错性； 7)该系统可以轻松实现扩展，没有CPU系统数量和总线数量的限制。【附图说明】图1为本专利技术一种多总线保护出口仲裁容错系统的结构示意图； 图2为本专利技术的组件封装在复杂可编程逻辑器件后的结构示意图； 图3为本专利技术CPU拥有各自独立的电源的系统结构示意图； 图4为包括三个CPU的多总线保护出口仲裁容错系统的结构示意图； 图5为包括两个CPU的多总线保护出口仲裁容错系统的结构示意图； 图6为CPU拥有各自独立的电源的三个CPU的多总线保护出口仲裁容错系统的结构示意图； 图7为CPU拥有各自独立的电源的两个CPU的多总线保护出口仲裁容错系统的结构示意图； 图8为CPU拥有各自独立的电源的组件封装在复杂可编程逻辑器件后的结构示意图； 图9为本专利技术一种多总线保护出口仲裁容错方法流程示意图。【具体实施方式】下面结合附图和具体实施例对本专利技术作进一步详细描述。如图1所示，一种多总线保护出口仲裁容错系统，包括第一电源VCC、第二电源VDD、若干个CPU (本实施例为η个CPU,即CPU包括CPU1、CPU2...CPUn),若干过滤芯片U1、U2…Un (本实施例对应η个过滤芯片)、动作计数器D1、返回计数器D2、比较器D3和出口继电器K ; CPU各连接一个过滤芯片，动作计数器Dl、返回计数器D2均连接过滤芯片，动作计数器D1、返回计数器D2的输出本文档来自技高网...

【技术保护点】
一种多总线保护出口仲裁容错系统，其特征在于，包括第一电源（VCC）、第二电源（VDD）、若干个CPU、 若干过滤芯片、动作计数器（D1）、返回计数器（D2）、比较器（D3）和出口继电器（K）；所述CPU各连接一个过滤芯片，动作计数器（D1）、返回计数器（D2）均连接过滤芯片，所述动作计数器（D1）、返回计数器（D2）的输出端连接比较器（D3）的输入端，比较器（D3）的输出端与出口继电器（K）的输入端的负极相连，出口继电器（K）输入端的正极连接第二电源（VDD）；第一电源（VCC）连接过滤芯片、动作计数器（D1）、返回计数器（D2）、比较器（D3）。

【技术特征摘要】

【专利技术属性】
技术研发人员：包明磊，徐业荣，李明，
申请(专利权)人：南京国电南自电网自动化有限公司，
类型：发明
国别省市：江苏;32